[参考译文] LMX2582EVM：使用外部微控制器编程并与系统集成时、LMX2582 EVM 相位噪声下降

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1474700/lmx2582evm-lmx2582-evm-phase-noise-degradation-when-programmed-with-external-microcontroller-and-integrated-with-system

工具与软件：

尊敬的先生：

我们已购买 LMX2582评估板、因此我们可以在将其用于系统之前对性能进行评估。 评估后、我们已根据您提供的光绘文件开发了用于评估的 PCB、并在同一 PCB 上简单地添加了用于编程的 uC。

我们将在级联中使用两个按照为 EVAL 提供的 Gerber 标准开发的 LMX 2582、其中一个用作基准时钟、另一个用作混频器的 LO。 第一个 LMX2582模块使用外部 uC 进行编程。 单独检查结果时、第一个 LMX2582的相位噪声看起来可以接受、但第二个 LMX2582相位噪声级联后、自上周以来突然以10kHz 的频率降级、即使级联、它也能正常工作。 如果我们使用 USB2ANY 和 TI GUI 以级联方式对第一个 LMX2582进行编程、结果仍然没有问题。 10KHz 偏移时的相位噪声从-112dBc/Hz 降至-93dBc/Hz (1205 MHz 处)。   

我们不了解导致该问题的原因、请引导我们。 如果您需要任何支持文档、请告诉我。

下面是移除 uC 并使用 USB2ANY 对 PLL 进行编程的 PCB 图像。 我们建立的连接器基于引脚数据。

上面的电路板原理图如下所示：

e2e.ti.com/.../Ref_5F00_Clk_5F00_Gen.pdf

在上述情况下、级联相位噪声是可以接受的、如下所示、

当 uC 连接到 PCB 或我们甚至尝试在单独的 PCB 上连接 uC 并通过连接器对 PLL 进行编程、以检查 uC 是否存在问题或 uC 的放置是否存在问题、但即使 uC 连接在外部、级联相位噪声也会降低。 即使将 UC 替换或更改为其他版本、结果也会降级。 降级结果如下所示：

只有当第一个 UC 与系统完全断开或通过编程从 USB2ANY 断开时、结果才没有问题。

我们在设计中使用了评估板的默认环路滤波器。

对于第一个 LMX2582 (40MHz 至120.5 MHz)、使用的寄存器文件如下。 这是观察到 uC 问题的 LMX。 我们已经使用两个控制器测试了寄存器文件、这两个控制器是：

控制器1：STM32F042F6P6
控制器2：STM32F429ZIT6U (STM32F4-发现)

e2e.ti.com/.../HexRegisterValues_5F00_40_5F00_to_5F00_120_5F00_5.txt

下面随附了用于第二个 LMX2582 (120.5 MHz 至1205 MHz)的寄存器文件。 此处使用的控制器是 STM32F04ZIT6。

e2e.ti.com/.../HexRegisterValues_5F00_1205_5F00_CMP1.txt