工具与软件：
您好！
我正在使用 LMK00304EVM 缓冲数字时钟、然后进行滤波以将其用作射频音调。
我们需要能够以相当快的速度打开和关闭源。
我观察到的是、当时钟输入快速关闭/打开时、振幅会变高。
上面显示的是一个 LVPECL 输出、该输出端接至两个50欧姆电阻器。
输出需要近10mSec 重新稳定到稳定状态。
从技术角度而言、这不会违反数据表中的任何规定、而且这在我看来也不符合预期。
尊敬的 Connor：
对不起、我应该解释得更好。
下面是我们设置的大致示意图：
我们的时钟频率恒定、由 FPGA 中的 PLL 产生。 然后会根据我们何时需要音调停止来启用/禁用该时钟信号。
示波器捕获 I shared 是其中一个 LVPECL 输出的包络(缩小)。
我标注了示波器图、希望这样能让它更清晰？
您在包络中看到的"间隙"是指我们禁用时钟。 在稳定状态下、时钟的振幅大致恒定。 重新启用输入时钟后、LMK00304的输出幅值将高于预期。
Andrew、您好！
感谢您的澄清、我想我现在已经理解了设置。 我有一个想法、那就是您看到的行为可能来自交流耦合电容器在输出禁用时完全充电/放电、这会改变 输出的共模。 以使用100nF 交流耦合电容器为例运行 IBIS 仿真、输出稳定大约需要20us。 在仿真开始时、P 输出在0V 至850mV 左右摆动、N 输出在0V 至-850mV 之间摆动。 这并不能完全解释您观察到的达到稳态所需的时间更接近10-20ms (除非您使用非常大的交流耦合电容器、这些电容器需要更长的 RC 时间常数来充电/放电)、但它可能会产生一些看起来奇怪的波形。
另一个问题是、在交流耦合之前、LMK00304输出上是否有接地电阻？ LVPECL 驱动器通常需要发射极电阻器来为输出驱动器的发射极跟随器级提供直流偏置。 如果缺少这些电阻器、则输出可能不按预期运行。 在数据表中、看起来我们建议使用160欧姆：
此致、
Connor
尊敬的 Connor：
我们尚未修改电路板、除了在未使用的通道上去除0欧姆电阻器(根据数据表)。 我漏掉了我的 sketch 中的这些名称。
我认为耦合电容器也是如此... 实际上、既然您已经将其启动、看起来输入侧具有交流电容器... 而没有接地电阻...
不知道输入阻抗是多少？ 如果是高阻态、这可以解释一下长 TC 吗？
