This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CCS:XDS560v2连接问题

Guru**** 1812430 points
Other Parts Discussed in Thread: TMS320DM6467
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/code-composer-studio-group/ccs/f/code-composer-studio-forum/622875/ccs-xds560v2-connection-problem

线程中讨论的其它部件:TMS320DM6467

工具/软件:Code Composer Studio

尊敬的专家:

我的一个客户正在使用SD XDS560V2调试TMS320DM6467。

他们在CCS v6中执行“测试连接”时遇到错误。

JTAG测试日志复制如下。

是否有人知道连接有什么问题?

 

//************************************************************************************************************************* //

[开始]

 

执行  以下命令:

 

%ccs_base%/common/uscif/uscif/dbgjtag.exe -f %boarddatafile -RV -o -f inform,logfile=yes -S pathlength -S 完整性

 

[结果]

 

 

——— [打印  主板 配置 路径名]------------------

 

C:\Users\Lenovo\AppData\Local\.TI\1277.7678万\

    0\0\BrdDat testBoard.dat

 

——— [打印  reset-command 软件 日志文件]------------------

 

该 实用程序  选择  了560/2xx级 产品。

该 实用程序 将 加载  程序 的.d.560v2u.out。

 图书馆 的建造 日期 是 2012年30日  。

 库 的构建 时间 是 '23:17:26'。

 库 软件包 版本 为5.0 .747.0。

 库 组件 版本 为35.34 .40.0。

 控制器   不使用  可编程 FPGA。

 控制器   的版本 号 为 '5' (0x0.0005万)。

 控制器   的插入 长度  为'0' (0x0万000000)。0万。

 电缆+ POD 的  版本 号 为 '8' (0x0.0008万)。

 电缆+线盒   的功能 编号  为'7423' (0x0.0001万cff)。

此 实用程序 将 尝试  重置  控制器。

此 实用程序  已成功 重置  控制器。

 

——— [打印  reset-command hardware log-file (重置命令硬件日志文件)]------------------

 

 扫描路径 将   通过 切换  JTAG TRST 信号重置。

 控制器 是  Nano-TBC VHDL。

 该链路 是  560类 第二代560 电缆。

 软件  配置 为支持 Nano-TBC VHDL 功能。

 控制器 将    通过  寄存器进行软件重置。

 控制器       在EMU[0] 输入 引脚上具有逻辑零。

 控制器       的EMU[1] 输入 引脚上有逻辑零。

 控制器 将 在    输出 引脚上使用下降沿定时。

 控制器 无法 控制    输入 引脚上的正时。

 扫描路径 链路延迟     已精确设置为 '2' (0x0002)。

 实用 程序逻辑   之前 未检测  到断电。

 实用 程序逻辑   当前未 检测  到断电。

 

    硬 打开  控制器时发生错误。

 

——— [   出现错误 , 此 实用程序  已中止]---------------

 

此 错误   由 TI 的USCIF 驱动程序 或 实用程序生成。

 

 值 为 '-286' (0xffffff2)。

 标题 为 'C_ERR_CLK_PLL_HONG'。

 

 解释 如下:

 PLL 编程 功能    已超时。

这 可能 是  诚实守信 的软件 或 VHDL 错误。

 

[完]

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,
    该错误非常罕见...但当发生此错误时,降低JTAG TCLK频率似乎会有所帮助。 尝试将其降低为传统10.368 设置。

    如果您不熟悉此选项的可用位置,请观看以下视频:
    www.youtube.com/watch

    谢谢
    KI
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    还有一个可能有帮助的详细信息:DM6467使用自适应时钟-要设置它,您可以按照KI的视频建议进行操作。

    希望这能有所帮助,
    拉斐尔