• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 529 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CCS/TMS320C6748：C6748和 C6742之间的压缩器差异

admin
Guru**** 2538930 points
Other Parts Discussed in Thread: TMS320C6748, TMS320C6742

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/code-composer-studio-group/ccs/f/code-composer-studio-forum/771051/ccs-tms320c6748-compilator-difference-between-c6748-and-c6742

器件型号：TMS320C6748
Thread 中讨论的其他器件： TMS320C6742

工具/软件：Code Composer Studio

您好！

我们使用 C6748目标来开发应用。 执行时间大约为120us。

但是、我们的应用程序将来会在 C6742中运行。  

如果我们将编译选项 Device->Variant 从 C6748更改为 C6742 (--define 编译选项)、则使用相同的 TMS320C6748目标时、执行时间从120us 减少到28us。

编译选项--define=6742和--define=6748之间有何区别？ 未来、当我们使用 TMS320C6742时、最可靠的时间测量是120us 或28us？

此致、

Lucía μ A

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Lucia、

    这一情况已转交给相应的专家。 但是，由于他是 ooo，所以反应将会推迟。

    此致、
    Yordan
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    卢西亚

    设置中必须存在其他一些差异。 C6742是 C6748的精简版(精简外设集)版本、因此 DSP 性能将完全相同。 检查以确保两个 DSP 的时钟设置、高速缓存设置、代码放置 L2与 DDR 在这两个设置之间都匹配、并确保在这两个设置之间执行相同的代码路径。

    除非您更改了编译器优化级别或其他一些设置不同、否则无法报告什么内容、因此请验证设置并返回给我们。

    此致、
    Rahul
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Rahul、

    你是对的。 在两个 DSP 中、cmd 中的段的配置是不同的。

    我已将  6748配置中的段从 SHRAM 更改为 SHDSPL2RAM、现在两种编译中的执行时间都是相似的。

    但是、我想了解为什么将段从 SHRAM 更改为 SHHDSPL2RAM 会缩短时间。 您能解释一下吗？我检查了可用的文档、但我不明白。

    我们需要更快的执行时间、最佳配置是什么？

    谢谢、

    Lucía μ A

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    卢西亚

    n`t SOC 不支持平面存储器模型。 该存储器分为1级、L2、3级/共享存储器和外部存储器。

    由于这些存储器最接近 DSP，因此从 L1和 L2执行代码的速度最快。 从 SHRAM 和 DDR 执行的时间最长、因为对这些存储器的访问需要更多的互连桥接器和存储器控制器。 缺点是 L1和 L2存储器很小、因此您需要将关键段放置在 L2中、而非关键段需要放置在 SHRAM 和 DDR 存储器中。

    如果代码库较大、则可以将 L1和 L2存储器用作高速缓存、这可提高从 SHRAM 和 DDR 存储器执行时的性能。 热缓存可以提供与 L2存储器相同的性能、但如果有大量数据被移出、与大多数处理器一样、高速缓存取也会带来性能损失。

    DSP 优化简介：
    e2echina.ti.com/.../Introduction-to-TMS320C6000-DSP-Optimization.pdf

    揭秘 DSP 优化：
    www.ti.com/.../spry281.pdf


    此致、
    Rahul