• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 42 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC63001：需要 VHDL/Verilog 中的仿真模型

admin
Guru**** 2380860 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1512312/dac63001-require-simulation-models-in-vhdl-verilog

器件型号：DAC63001

工具/软件：

您好、

这是来自班加罗尔 Syrma SGS 的 Padmaprabha Jain。 我是一名高级 FPGA 工程师。 我们将 DAC63001RTER 用于我们的项目。 因此、我恳请您在 VHDL/Verilog 中分享相同的仿真模型。

此致、

Padmaprabha

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Padmaprabha：  

    我们没有该器件的仿真模型。  

    如果您对器件通信有具体问题、请告知我。  

    此致、

    凯蒂恩·琼斯