This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ3200:多 ADC 同步

Guru**** 2382480 points
Other Parts Discussed in Thread: ADC12DJ3200, LMX2594
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1528247/adc12dj3200-multi-adc-synchronization

器件型号:ADC12DJ3200
主题 ( LMX2594) 中讨论的其他器件

工具/软件:

您好、

我正在尝试对两个 ADC12DJ3200 IC 的输出进行相位同步。
我通过设置以下参数将 ADC12DJ3200 配置为 JMODE-6(8 位、4 通道,双通道)-

采样频率= 2GHz
ADC DEV_clk = 2GHz
线路速率= 10GSPS
JESD ref_clk = 250MHz
SYSREF 频率= 3.125MHz

我设置了 K = 32 和 RBD = 28。 我从 LMK0482 生成 jesd_ref_clk 和 sysref、并从 LMX2594 生成 ADC 时钟。 两个 ADC 的时钟由 LMX2594 和 sysref 馈送
两个 ADC 都从 LMK0482 馈送。 在示波器中监控时钟是否存在不同的下电上电、并观察时钟是否同步。

ADC 由 900MHz 输入信号馈送。 绘制 ADC 输出时、可以观察到 ADC 内的通道输出同步、并且 ADC 之间的输出不同步。

我尝试了 SYSREF 位置检测方法进行同步。 两个 ADC 的系统参考位置捕获值不同、其中一个 ADC 的值因运行而异。

ADC-1 -- >系统参考位置捕获值为
           0x02C = 1D、0x02D = 07、0x02E = 9C

ADC-2 -- >此 ADC 的 sysref 位置捕获值为变量。
           最常见的值是
           0x02C = F1、0x02D = FE、0x02E = D9 和
           0x02C = F1、0x02D = FB、0x02E = FB

可以观察到、在上述情况下、第二个位始终为零。 因此、我将 SYSREF_SEL 寄存器配置为 1(因为第二位对应于[7:0]中的 1)。 我再次绘制了 ADC 样本
并观察到与以前相同的情况。 尽管 ADC 内的通道输出是同步的、但 ADC 的输出不是相位同步的。

我还尝试了自动 SYSREF 校准方法。 我将 SYSREF_SEL 寄存器设置为“0",“,配置、配置 SRC_CFG 寄存器、然后启用 SRC_EN。 可以观察到 SRC_DONE = 1。
但 ADC 的输出仍然不是相位同步的。

是否需要采取任何措施才能从 ADC 获得相位同步输出?
请请求您解决此问题。

随附 ADC 配置寄存器文件以供参考。

e2e.ti.com/.../ADC_5F00_sysref_5F00_pos_5F00_capture.txt

e2e.ti.com/.../ADC_5F00_automatic_5F00_sysref_5F00_cal.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Anirudh:

    请发送两个 ADC 设置的方框图。

    这将使我们更清楚地了解您正在实施的内容。

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rob、

    所附图像是我的设置的方框图。

    此致、

    Anirudh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢  Anirudh、

    系统参考线和时钟线长度是否分别匹配?

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、Rob、

    系统参考和时钟线路的长度匹配、时钟在下电上电和下电上电期间也同步。

    此致、  

    Anirudh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Anirudh:

    在仔细阅读您的文章时、我想您指的是信号相位捕获或模拟相位。

    请记住、sysref 不会同步模拟相位。 所有 sysref 都会同步数字输出。

    如果您要进行精细的模拟同步、那么您可以使用有调整功能的器件并校正该模拟相位偏移。

    如果您在下电上电期间看到通道间的相位不同、则表示未正确配置链路以实现确定性延迟。

    如果是这种情况、请检查寄存器 208、即 ADC 上的 JESD 状态寄存器。这样您将知道是否正确捕获了 sysref。

    如果这一切看起来都很好、则可能是 FPGA 问题。

    此致、

    Rob

    PS — 我假设您的方框图是指您的电路板设计。 所有内容都集中在一个板上? 或者、该实现是通过我们的两个 EVM 和一个 FPGA 开发套件来完成的吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rob、

    我会检查两个 ADC 的数字输出样本之间的相位差。 JESD 状态寄存器 (0x208) 中的值为 0x64、表示 JESD 链路已建立。

    是的、Rob、方框图是指我的电路板设计、所有内容都位于同一电路板上。

    是否需要为 ADC 之间的相位同步执行其他操作?

    此致、

    Anirudh  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Anirudh:

    如果您正在对两个模拟输入信号进行相位同步、那么我们需要查看前端、电缆等

    请提供有关此设置的详细信息。 请参阅下面的...

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rob、

    我通过 1:4 分压器为 ADC 提供输入。 在示波器中监测分压器的模拟输出并观察到输出是同步的。 此外、ADC 的输入也由长度匹配的电缆馈送。 我随附了描述参考设置的方框图。

    您能否确认我一直写入的 ADC 寄存器是否正确、是否有任何必须写入才能实现同步的寄存器?

    此致、

    Anirudh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Anirudh:

    遗憾的是、1:4 功率分配器和长度匹配的电缆是不够的。

    电压 相位匹配的电缆长度匹配不等于相位匹配。

    此外、您可能需要 使用 VNA 测量 1:4 分离器的相位不匹配。  

    一个或两个是不匹配误差的来源。

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rob、

    我重新排列了 ADC 配置寄存器、并解决了上述不同相位差异的问题。

    现在、从下电上电到下电上电、ADC 通道之间具有恒定的相位差。 您能为我提供一个解决方案、使通道之间的相位差为零吗?

    注意:ADC 的输入电缆是长度匹配的、相位匹配的。 系统参考和时钟也是长度匹配的

    此致、

    Anirudh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Anirudh:

    确定性延迟将保证通道间的相位差在下电上电期间保持一致。 它不能保证相位偏移为零、为此、您必须调整每个 ADC 的采样时钟相位才能实现完美对齐。

    在 3200 设备上有 TAD 功能可用于执行此操作。

    此致、

    Rob