This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12J4000:DEVCLK 振幅与抖动间的关系

Guru**** 2386680 points
Other Parts Discussed in Thread: ADC12J1600, ADC12J4000, ADC32RF45, LMX2820
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1539308/adc12j4000-devclk-amplitude-vs-jitter

器件型号:ADC12J4000
Thread 中讨论的其他器件:ADC12J1600ADC32RF45、LMX2820

工具/软件:

您好、

我们将设计从 ADC12J1600 升级到 ADC12J4000、但一直在努力解决性能问题。改变的其中一个因素是时钟树。

在查看 ADC32Rf45 的数据表时、我们注意到 DEVCLK 振幅和抖动之间存在明确的关系、这同样与 SNR 相符。

ADC12J4000 是否也存在这种关系? FS 为 4GHz。

我们使用 LMX2820 作为最终合成器、可为 50 Ω 负载提供 6dBm 的功率。 但带通滤波器下降 2dB、因此较勉强。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Geir:

    我看到我们是否有任何数据反映 SNR 与时钟振幅之间的关系。 这似乎是你真正需要的。

    通常、当时钟信号到达 ADC 的引脚时、您需要确保时钟沿的幅度和转换达到最大值。

    这会产生出色的性能。 在消除时钟杂散和其他噪声时、按照时钟添加滤波器是一个很好的想法、但它也会减小转换边沿。

    通常、客户所做的是提供 LNA、然后进行滤波。 适当地回退 LNA 增益、以确保它们处于时钟引脚的绝对最大范围内。

    我还有一个问题、即在使用 J1600 和现在的 J4000 时。 您是否使用了更高的频带? 或相同的关注频带? 如果频率的频带更高、这也会导致性能进一步下降、因为当前时钟信号链会受到抖动限制。

    此致、

    Rob