请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LM98714工具/软件：
LM98714 组件出现了奇怪的行为。
我使用以下模式：
1) 采样保持
2) CMOS 输出
3) 外部 VCLP
4) 从时序发生器模式
5) 3 通道模式。
6) 输入极性为 1
7) ADCCLK 用户提供 ADC 速率时钟：主配置 1 第 2 位至第 0 位
我注意到一些奇怪的行为：
如果我更改表示二进制格式偏移数的彩色黑电平寄存器、我始终可以从 0 到 1023 减去偏移。 这是否正常工作？
如果我更改主配置 2 增益模式选择位 4、我不会注意到信号动态范围会翻倍、但仅在输入信号为高电平时才会如此。
如果我增大 PGA 以增加信号动态范围、如果某些像素饱和、则会在相邻通道中产生虚假效果、
无法缓解。
ADC 频率通过 8MHz 像素时钟设置为 24MHz。
它获取外部 VCLP 的锁模阶段似乎无法正常工作。