This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS7883:标题:ADS7883–3.3V 时的时钟和采样率限制

Guru**** 2652575 points

Other Parts Discussed in Thread: ADS7883

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1587814/ads7883-title-ads7883-clock-and-sample-rate-limitations-at-3-3-v

部件号: ADS7883

TI 团队大家好、

我正在使用 ADS7883 SAR ADC、并对其在不同电源电压下的性能有几个问题:

  1. 时钟频率:
    数据表提到、当 VDD = 4.5V 至 5.5V 时、该器件支持高达 48MHz SCLK、当 VDD = 2.7V 至 4.5V 时、该器件支持高达 32MHz SCLK

    • 在 3.3V 下、它是否严格限制为 32MHz、或者对于更高的时钟速率是否有任何裕度?
  2. 采样速率:
    数据表指定 VDD = 2.7V 至 4.5V 时为 2MSPS、VDD = 4.5V 至 5.5V 时为 3MSPS

    • 为什么最大采样率取决于电源电压?
    • 这是由于内部 SAR 时序限制还是其他因素造成的?

我想确认在任何情况下是否可以在 3.3V 下实现 3MSPS 速度、或者它是否受到器件的基本限制。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Christian:

    在 4.5Vdd 条件下、此器件的容值限制为 2MSPS @ 32MHz fSCLK。 这受到设计的限制、且未对高于此采样速率的性能进行表征。

    2.之所以存在这种区别、是因为在 Vdd > 4.5V 时、晶体管驱动强度较高。 较低电压下的模拟电路(比较器,基准缓冲器)运行速度更为缓慢。 不同内部电路开关时间导致的时序限制也会受到影响。

    简而言之、如果该器件处于标称性能水平、则无法在 3.3V 下实现 3MSPS 速度。  

    此致、
    Joel