This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DDC112:DDC112 时钟规格

Guru**** 2811065 points

Other Parts Discussed in Thread: DDC112

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1607052/ddc112-ddc112-clock-specifications

部件号: DDC112

尊敬的 TI:

 

DDC112 对于 CLK 的最大/最小上升和下降时间是否有任何特定要求(我们以 10MHz 的频率运行)。 和是否同样的电压阈值适用于其他数字引脚 (VIL < 0.8V 且 VIH > 4.0)。  

您是否有关于数字引脚架构的任何数据? CMOS/TTL 等?

 

此致、

 

Thomas

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、  

    对 CLK 的上升/下降时间没有特定的要求

    是的、与数字引脚相同的 VIL 和 VIH 将适用于时钟引脚。  

    谢谢、  

    Karthik