[参考译文] DDS39RFS10：器件行为

尊敬的 Gil：

1:是的

2：否

3:是否需要散热器和风扇取决于您的环境。 我认为  在电路板设计中进行某种热管理是一种很好的做法。

此致、

Rob

谢谢 Rob。

我想重新表述我的第二个问题、所以我确信您已得到我的关注：

在我们使用的另一个射频 DAC DAC38RF82 中、当您在没有额外配置输入和 JESD204 时钟更新 (SYSREF) 的情况下更改 DACCLK 时、器件会“挂起“并停止输出信号。

这是可以理解的。

我们将在 DDS 模式下将 DDS39RFS10 与 NCO 配合使用、因此、我想确保在更改 DAC CLK 和配置正确的值 以获得 所需的频率之外、不需要额外的校准和/或同步过程。

谢谢、

Gil

尊敬的 Gil：

我理解您的担心、DAC39RFS10 的 DDS 版本未启用 JESD、因此在您更改采样时钟频率时它不会挂起。 我最好购买并试用该 EVM 以及您在实验室工作台上可能对其他功能有疑问的功能。

此致、

Rob

您好 Rob、

谢谢你。

关于 DDS39RFS10（我们有 TRF1108-DAC39RFEVM）和 DDS39RFS12 中的附加 PN 问题 997MHz、对于 Fo=10k 偏移、数据表状态：

DDS39RFS10

NRZ、10.24GHz、–143dBc/Hz。 DES2XL 模式下的值相同。

NRZ、7.5GHz、–142dBc/Hz。  DES2XL 模式下的值相同。

DDS39RFS12

NRZ、12GHz、–143dBc/Hz。

DES2XL 模式、12GHz –148dBc/Hz、8GHz –147dBc/Hz。

我的问题：

1.为什么在 DES2XL 模式下 RFS12 优于 RFS10 (6dB )? –148（8GHz 时）与–142（7.5GHz 时）。

2.为什么附加 PN 会随着采样时钟的增加而提高? （您可以在两个器件中看到它）。

3.能否在 Fclk=6GHz 下发送 DDS39RFS12 的附加 PN？ （数据表中的设置，第 23 页。 DEM/抖动关闭、NRZ 和 DES2XL 模式）。

6GHz 是我们将在设计中使用的频率。

4.图 8-5（两个数据表相同）似乎与 DDS39RFS12 有关、而不是与 RFS10 有关。
在 NRZ 和 DES2XL 模式下、DEM/抖动是否对这两个器件具有相同的影响？

谢谢你  

Gil

尊敬的 Gil：

采样率到近端相位噪声没有显著影响。

RF12 和 RF10 DAC 之间没有显著差异、这肯定是数据表中的错误。 这些器件完全相同、只是速度等级不同。

DEM/DITHER 在 NRZ/DES2X 模式下具有相同的效果、但 DES2X 将具有更好的本底白噪声。

我将查看是否有任何 6GHz FCLK 的 PN。 持续关注。

此致、

Rob

您好 Rob、

那么、您说对于相同的 Fclk、OFFSET、MODE 等、两个器件的加性 PN 是相同的吗？

您能否为这些器件（DES2X 模式和 NRZ 模式）找到并发送具有 10K 偏移的准确加性 PN？

因此、为获得更好的加性 PN、使用更高的 Fclk 是不可取的？

谢谢、

gol

尊敬的 Gil：

是的、这就是我对第一个问题的看法。

我需要处理 第二个问题。 我们应该为您的应用测量 PN 的信号输出是什么？ 再次出现在 6GHz 时？

请提供建议。

此致、

Rob

您好 Rob、

感谢使用 6GHz Fclk、NRZ 和 DESXL 模式（997MHZ Fout、具有和不具有 DEM/抖动）的附加 PN。

如果 RFS12 和 RFS10 的行为方式相同、则 最好在没有射频 AMP 的器件上进行测量（只有平衡 — 非平衡变压器和 DDS 输出上有负载）、因此我们不会看到外部射频 AMP 产生任何影响。

BTW、您使用的信号发生器的 PN 比 DDS39RFS 更出色、还是计算加性 PN、以便减去外部时钟贡献？

关于您之前写过的内容的问题：

您写道：“DEM/DITHER 在 NRZ/DES2X 模式下将具有相同的效果、但 DES2X 将具有更好的本底白噪声：

根据图 8-5、DEM/抖动在 DES 模式下影响更强、但具有类似的本底噪声（10M 的附加 PN 和更高偏移）。

谢谢你

Gil

您好 Rob、

您能否更新上述内容？

此外：

是否有办法在  TRF1108-DAC39RFEVM 上运行脚本？

我们是否可以 绕过 GUI 并使用 USB 转 SPI 接口（通过提供的 DLL）通过 Python 或 MATLAB 控制 EVM？

谢谢、

Gil

GIL、  

DAC39RF12EVM 的最新版本 GUI 在 Python 中具有用于设置内容的示例脚本。  

此致、  

马特

您好、Rob、Matt、

关于 FR 总线：

它由典型电压为 1.8V (1.71V 至 1.89V) 的 VDDIO 总线供电。

我考虑使用一个输出电压可达到 2.1V（典型值为 1.8V，但可能会变得更高） 的器件。

因此、我认为 VDDIO 电压为 2V（绝对最大值为 2.45V）。

当 FRCLK/FRDI/FRCS 上的电压为 2.1V 时、我将位于安全侧（这些情况下的绝对最大值为 VDDIO+0.3V）。

您在此处看到问题吗？

此外、当 VDDIO=2V 时、VIH 和 VIL 是否仍能分别回答 0.7 * VDDIO (min) 和 0.3 * VDDIO (max)？

谢谢、

Gil