This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1067314/ads54j69-clock-input-protocol
大家好，团队
ADS54J69输入时钟(设备时钟和 SYSREF 时钟)是否接受 LVDS 或 LVPECL？
数据表第7页似乎提到它接受这两种方法。
但 这一点没有明确说明，所以我想加以肯定。
此致，
伊托
喀雪
设备时钟可以同时使用，如数据表第7.3节所示。 SYSREF 可以同时使用这两种模式，但如果使用 DC 耦合，则需要确保根据数据表限制设置通用模式。 TI EVM 对两者都使用 LVPECL。 请参阅随附的示意图。
吉姆
e2e.ti.com/.../7446.ADS54JxxEVM-SCH_5F00_D.pdf
