• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 1 订户
  • 视图 777 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3154：SPI 写入导致停止运行

admin
Guru**** 2502205 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1074392/dac3154-spi-write-causes-halt-to-operation

部件号：DAC3154

我正在尝试将默认值和非默认值写入某些寄存器(特别是0x44E4 to config0或某些 clkdelay 值 to config3)。

对这些寄存器的任何写入似乎都将中止 DAC 的操作(从当前输出引脚看)。

 即使是一个0x0到 config3的写入(默认值)也具有相同的效果。

SPI 以大约2MHz 的速度运行，其计时似乎正常。

任何想法都值得赞赏。

大卫

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大卫，

    如果 SPI 工作不正常，您如何获得输出？ 您可以写信给寄存器，然后再读回正确的值吗？ 您使用的是3线或4线 SPI 吗？ 默认值为3线 SPI。 要使用4线，需要设置 Config0的位9。

    输入引脚 VFUSE，SLEEP，Txenable 和 ResetB 设置为什么级别？

    确保 SPI 信号遵循数据表图49和50中所示的协议。 这些信号级别应按照数据表第12页中的表格进行。

    如果您可以执行写入和读取操作，请通过将0x0060写入 Config10来验证在将 DAC A 和 B 置于休眠状态时零件绘制的电流是否已减小。

    此致，

    吉姆   

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Jim

    感谢你的回复。 我只会在星期日回到实验室，我会尝试记录您建议的信息。

    同时请注意：

    我并不是说 SPI 停止工作，我是说 DAC 的输出停止工作。 也许 SPI 也会停止，但我没有任何迹象表明这一点。

    2.我从未更换过4线 SPI，所以我猜我使用的是3线。 但是，我目前的设置不允许我通过 SPI 读取数据(FPGA 设计中的错误)。

    但我也可以做一个 SPI 读取并解读示波器波形的答案。

    3.无论如何，我将在下周向您发送范围屏幕截图。

    再次感谢

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大卫，

    如果您想让我看一下，请发送您的示意图。

    此致，

    吉姆

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨，Jim，

    我换了 SDO 和 SDIO。

    我修复了该问题，并向 SPI 添加了读取功能。

    R/W SPI 现在工作正常，似乎 DAC 也工作正常。

    尽管如此，我还是希望能进行重要的审查，也许我可以提高绩效。

    非常感谢

    e2e.ti.com/.../0317.dac.pdf

    e2e.ti.com/.../0317.dac.pdfe2e.ti.com/.../dac_5F00_amp.pdf

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大卫，

    1. 要获得更多电流，请在 R28上添加6.98欧姆系列电阻器。
    2. 您应该隔离所有的铁氧体磁珠和电容器。 请参阅随附的示意图。
    3. DACCLKP/N 应该来自一个干净的源，而不是 FPGA，这正是我认为您所展示的。 如果这是您唯一的选择，我建议添加为1:2缓冲区以删除您当前拥有的菊花链连接。 如果以500MHz 的频率运行时钟，可能会出现一些严重的反射问题。
    4. 用于将 ALIGNP 保持在高位的电源电压应与用于 DIGVDD18电源输入的电源电压相同。
    5. TI EVM 在 DAC 输出上使用49.9欧姆电阻器接地。 我建议将此原理图发送给高速放大器论坛，征求他们对放大器接口的意见。 有关详细信息，请参阅随附的文档。

    此致，

    吉姆

     e2e.ti.com/.../2352.DAC31X4EVM_5F00_B_2D00_SCH.pdfe2e.ti.com/.../passive-termination.pdfe2e.ti.com/.../1157.DAC-to-Op-Amp-Part-2_2C00_-Current_2D00_sourcing-DACs-slyt360.pdfe2e.ti.com/.../2045.DAC-to-Op-Amp-Part-3_2C00_-Current_2D00_sourcing-DACs-slyt368.pdf

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢吉姆，

    1.是否有任何关于 BIASJ 电阻器与全刻度电流之间关系的信息？

    2.是的——这本来是个好主意

    3.我们的运行频率最高为200MHz 是的，时钟来自 FPGA (直接来自内部 PLL)，但在我的应用中，抖动并不重要。 LVDS 在 LVPECL 上的位置相当好(布局上)，所以我不会期望这会有太多问题。 实际上，我没有在 FPGA 上留下用于单独时钟输出的针脚。

    4.主板的下一个旋转。 在您发表评论后，我注意到我超过了此引脚的最高额定值(2.5V)。 我希望设备能持续使用，直至我可以再使用另一个主板:-)

    5.是的，将更改为49.9，并在几天内发布在论坛上。

    感谢您的反馈。

    大卫

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大卫，

    输出全刻度电流= 16 x 偏置= 16 x (Vextio/偏置)= 16 x (1.2V/960)= 20mA。

    此致，

    吉姆