你(们)好
我们尝试在 FPGA (Xilinx)和 dac37j82之间建立链路
参数包括:
DAC 时钟:480MHz
Sysref:15MHz
L:4.
答:2
F:1.
S:1.
K:32
SerDes bps:4.8 GHz
高清:1.
NCO:140MHz
DAC PLL:关
我们 使用 GUI 初始化注册
但我们无法建立链接(SERDES PLL 已锁定)
可能是什么问题?
如果我使用 Reg 0x5F 0x60 mux SERDES,0x46,0x47,0x48是否需要相应地更改,那么我们很难理解 SERDES 通道和 JESD ID 配置之间的连接?
感谢您的善意帮助。
谢谢你