[参考译文] DAC3174：双总线双时钟模式下的 IO 测试模式

亚什帕尔，

使用 IO_TEST 时必须使用 SYNC。 同步的上升边缘将指示您从 FPGA 发送的字0。 SIP_SYNC 不能用于此测试。 基本上，同步应该在 IO_TEST 数据字0有效的同时达到高位，因为两者都将由 DA_CLK 和 DB_CLK 的下一个上升边缘进行注册。 由于8个 io_test 单词只有8个寄存器，我猜测这两个总线的值都需要相同。

此致，

吉姆   

但是，在双总线双时钟模式同步和 DA_CLK 中，两者都不能同时存在于引脚7和6处。 因此，在设置 DAC 寄存器时，它在双总线，双时钟模式下工作时如何驱动同步？

亚什帕尔，

我认为同步在这种模式下不使用。 您需要调整 IO_TEST 模式值，使其与模式生成器发送的值一致。 对齐正确后，地址0x4应报告返回“0”。 问题是每次重启电源时，都必须重新对齐，因为 DAC 将没有起始参考点。

此致，

吉姆