• 状态 Resolved
  • 已锁定 已锁定
  • 回复 14 回复
  • 订户 1 订户
  • 视图 933 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8363：ADS8363接口，时钟脉冲

admin
Guru**** 2382120 points
Other Parts Discussed in Thread: ADS8363
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/575727/ads8363-ads8363-interface-clock-pulses

部件号：ADS8363

我正在使用带有STM32F407处理器的ADS8363，并使用处理器的SPI接口连接到ADS8363。 我没有找到一种方法将20个时钟脉冲发送到ADS8363，而是在脉冲CONVST/Rd高电压后立即向ADS8363发送三个八位字节。 当我发出CONVST/Rd高脉冲时，ADS8363 BUSY将变为高电平并在18个时钟脉冲时保持高电平，但SDOA线路始终为低电平。 该问题是否与在触发CONVST/Rd之间发送24个时钟而不是20个时钟有关？ 或其他问题。 我正在使用ADS72/8363评估板。 下面是设置。

 J2处于打开状态，M0和M1均为高电压，应处于模式4

J5跳线将CONVST连接到Rd.

CS连接低。

时钟=1.78MHz

没有配置发送到ADS8363

Convt/Rd以500ns宽的高脉冲脉冲，然后是24个时钟脉冲进行脉冲。

Convt/Rd上升到第一个时钟上升= 920nS

  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    在花了很多时间检查信号之后，我得出结论，我对这款ADS8363造成了某种程度的损坏，因此我购买了另一个评估板。 这次我从未将SDOA输出连接到处理器。 但新主板的结果完全相同，SDOA始终较低。   我对电路板设置所做的唯一更改是J6和J2。 J6跳线连接至3.3V。 移除了J2跳线以将其置于模式4，但我也尝试了将M0连接至接地的J2，SDOA和SDOB始终为低电平。 CS接地。

     所有输入信号的振幅约为2.9V至3.0V，完全符合AVDD = 3.3V的规范。 耗材和接地看起来都很好，噪音很小。 我尝试将CONVST/Rd脉冲降低到320nS，但没有效果。 我还发现当我尝试写入任一DAC时，参考电压不会改变，它们总是2.5V。 唯一似乎在工作的东西是忙碌，忙碌会变高，并且在18个时钟脉冲期间保持较高。 SDOA似乎采用三种表示法，因为SDOA上有与时钟对应的100mV脉冲。 程序顺序为：等待占线为低，然后CONVST/Rd脉冲高，接着是24个时钟脉冲，然后是2.5uS延迟，CONVST/Rd再次脉冲，接着是24个时钟脉冲。 我真的很困惑为什么它不起作用，但我确信我一定是做了一些错误的事情，因为我有两个评估板工作完全一样。

     

  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我们正在研究您的问题。 从您描述的内容来看，我看不到您的设置有问题。 您能否捕获数字波形并将其附加到您的帖子中？ 我们似乎没有任何线索。
  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    以下是ADS8363发出和发出的信号的屏幕截图。  在这项测试中，我应在模式IV中连续转换和读取  J2上没有跳线，M0和M1都高。  两个输入均为+1.0V。  两个REFio都是1.5V ，我也尝试过跳线M0对地短路，没有变化。  CS接地。  我不清楚配置寄存器(R0)的位12是设置为高还是低。  在屏幕截图中，它设置为高，但我尝试将其设置为0。  没有什么不同。  我很容易相信ADS8363是坏的，但现在我有两个评估板在做同样的事情。  所以，这肯定是我做错的事情。

    感谢你的帮助。

    Bob

  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我复制了逻辑分析器的图像并以Richfield格式将其添加到了帖子的底部，但图像似乎没有附加到我的上一个帖子中。 我不确定如何插入或附加PDF中的图像。

  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../ADS8363-Interface-signals.pdf

  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我刚刚附上了一个PDF。 感谢您的帮助！
  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我们一直在关注您的波形。

    我们注意到，SDI正在SCLK的下降边缘发生变化。 信号实际上耦合到下降沿的ADC中，因此应在上升沿上驱动。 在下降边缘更改它可能会导致耦合错误或不确定的数据。 但是，您提到您正在将Bit12设置为高，但尝试将其设置为低，没有任何区别；因此，这不是整个问题。 在任何情况下，为了使写入寄存器的操作更可靠，您都应该在SCLK的上升沿上驱动数据。 (这可能是为什么对DAC编程不成功的原因，但您仍应看到SDO上的数据。)

    波形图底部显示一个标签"D0 Freq：960Hz"，对应于CONVST。 这将低于此ADC的指定最小采样率。 但是，顶部的时间标度似乎表明您每隔16us左右断一次CONVST，20时钟模式下约为60kHz，40时钟模式下约为30kHz。 无论哪种情况，都可以。 因此，如果底部的标签正确，则您需要加快周期；但如果时间标度正确，则您的信号的频率就刚刚好。 我认为，即使低于最低采样率，ADC仍应输出数据，即使它不符合性能规格。

    您的波形图显示了24个SCLK的两个周期。 第一个忙音量高，第二个忙音量低。 忙碌(Busy)是否在第三个循环中再次高电压？

    现在最后一个问题：您在哪里探测以收集波形？ SDOA线路是否可能未连接到您的控制器？
  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Bryan：

     

    感谢您的回复。

     我最初认为SDI应该在上升边缘发生变化，这是最初的情况，但在某个时候，我认为这是错误的，并将其改为下降边缘。 我把它切换回上升边缘。

     我相信D0 (CONVST/Rd)频率的发生是在读取之间。我正在打印数据，这会在读取之间造成很大的延迟。 逻辑分析器正在计算DO的频率(包括该延迟)。 以上比例是正确的，但很难阅读。 实际时间为：

    时钟频率                                         -1.78MHz              

    CONVST/Rd脉冲宽度                 -             310nS

    CONVST/Rd RISE to Clock Rise        -             880nS

    所有信号放大器                                 -2.9V             -3.0V           

     我无法对处理器进行编程以发送20 SPI时钟，因此我发送24位(3个8位字节)，而不使用最后4位。 我总是发送两个数据包。 每个组件首先脉冲CONVST/Rd高电压，然后是24个时钟周期。 在我触发CONVST/Rd之前，我检查BUSY以确保其低。 在CONVST/Rd脉冲之后，我立即再次检查BUSY，以确保我与ADS8363同步。

     

    我附加到更多逻辑分析器捕获，第一个是带有两个24位数据包的单次读取，第二个是放大显示多个读取。 在这两种情况下，SDI现在都在上升边缘发生变化。

     

    第三个附加捕获是对值为2730 (0xAAA或0x10101010101010101010)的DAC1进行单次写入。 此写入没有更改DAC值，它仍然大约为2.4V

     我正在J3的引脚13上使用ADS8363评估板和监控SDOA。 我确实将它连接到了处理器，但我认为可能是处理器将它拉下来了，所以现在它没有连接到任何设备。 我已验证它没有对地短路，并使用示波器和逻辑分析器进行了检查。 我甚至检查了ADS8363上的引脚25，它始终处于低位。

     在我看来，由于SDOA从未更改，始终较低，而且写入似乎不会影响DAC，我一定会遇到某种类型的基本问题，因此非常奇怪的是，繁忙是正确的，这似乎表明CONVST/Rd和时钟是正确的。 但没有输出。

     我仍然不清楚读取过程中R0 (位12)应设置为高还是低。 描述显示高更新配置寄存器，但在读取过程中我没有更新配置寄存器？ 我尝试过R0 = 0和R0 = 1，没有任何区别，SDOA始终为低。

     我在电子行业工作了50年，这是我最困惑的问题之一。

     再次感谢您的帮助。

     Bob

  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../ADS8363-Interface-signals-1.pdf

  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../ADS8363-Interface-signals-2.pdf

  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../ADS8363-Interface-signals-3.pdf

  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Bob，您好！

    您没有在SDO线路上获取任何数据的原因是  您的Convt/Rd脉冲下没有时钟。  转换的实际开始时间不依赖于任何时钟边缘，这就是为什么您看到忙变高的原因。  但是，读取功能只能由下降时钟边缘来限定(请参阅7.9 部分中的TS1和TH1)。  如本应用说明中所述，通过真正的SPI接口(如此处所示)获取同步RD+CONVST可通过写入RD+CONVST来完成(请参阅第3.2 2节)：

  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    鲍勃：
    Tom正确。 我已在实验室中验证过此情况。 当我应用与您相同的条件时，我没有收到数据。 就像你的情况一样，忙起来说正在进行转换。 但是当SCLK运行时，我断言CONVST/RD脉冲，一切都正常。

    汤姆：
    谢谢！ 你说得对。
  • 0
    TI__Guru**** 2382120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你说得对，现在我正在SDOA上获取数据。  

    非常感谢你们，我非常感谢你们的帮助。

    Bob