This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1274:SPI通信的最大速度

Guru**** 2390955 points
Other Parts Discussed in Thread: ADS1274

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/574612/ads1274-maximum-speed-with-spi-communication

部件号:ADS1274

尊敬的各位:

我正在设计一个基于ADS1274的数据采集系统,这是一个24位,4通道,高达144 KS/s ADC的系统。

我的要求如下:

-我需要4个频道

-采样频率为128 KHz (128 KS/s)

阅读数据表后,我可以在2个通信接口中进行选择:SPI或帧同步接口

由于速度要求,我需要使用"高速模式"。 最好使用SPI,因为我的微控制器(Cypress的FX3)已准备好直接使用高达33 MHz的SPI。 根据数据表,采用ADS1274的SPI可运行高达27MHz。 于是我进行了计算:

4通道* 24位* 12.8万样本/ s = 12'288'000位/秒,根据27 MHz (如果我传输1位/周期),这是正常的。

但是... 我在数据表 http://www.ti.com/lit/ds/symlink/ads1274.pdf中看到了两个奇怪的东西

-第8/51页:tconv (4通道24位的获取时间)在SPI中为最小256个时钟周期。 我不明白,为什么不是96个时钟周期? 4通道* 24位= 96。

-第30/51页:SPI可以运行高达27 MHz,这是正常的,但…第3/51页:27 MHz可以传输高达105'461 S/s,我需要32.768 MHz才能获得128 KS/s。

根据这些事实,这意味着在256个时钟周期的“传输”期间,SPI只能在96个时钟周期内传输,而接口在160个时钟周期内处于空闲状态? 如果我进行新计算:

256/96 (总时钟周期和"传输时钟周期"的比率)* 4通道* 24位* 128'000采样/ s = 32.768 MHz,与数据表中的信息完美匹配。

最后,我的问题如下:

-我的情况下是否需要使用同步帧接口?

-为什么在256个时钟周期的转换过程中有160个'空闲'时钟周期?

很抱歉,

最佳,

基督教

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Christian:

    感谢您的帖子和详细问题。

    每个转换周期(1/Fdata)中CLK周期数的最低要求来自主时钟(CLK),调制器频率(FMod)和数字滤波器过采样比率(OSR)之间的关系。FMod是ADS1274/78中的调制器实际采样输入电压的频率。 这些样本在数字滤波器中取平均值,以生成最终输出字。 fCLK /闪存模块和OSR的比率因模式[1:0]和CLKDIV选择而异。 为了帮助更清楚地了解这些关系,我总结了下面的表3,6和8。 在"fCLK / Fdata"列中,您可以看到每个转换周期的最小和最大CLK周期来自何处(请注意,它们不取决于设备通道数量或分辨率)。

    模式[1:0]

    模式选择

    最大fCLK

    (MHz)

    CLKDIV

    fCLK/Fdata

    闪存模块

    最大闪存模块(MHz)

    OSR

    最大Fdata

    (SPS)

    00

    高速

    37.

    1.

    256个

    fCLK/4.

    9.25

    64

    14.4531万

    01.

    高分辨率

    27.

    1.

    512

    fCLK/4.

    6.75

    128.

    5.2734万

    10.

    低功耗

     

    27.

    13.5

    1.

    0

    512

    256个

    fCLK/8.

    fCLK/4.

    3.375

    64

    64

    5.2734万

    11.

    低速

    27.

    5.4

    1.

    0

    2560

    512

    fCLK/40

    fCLK/8.

    0.675

    64

    64

    1.0547万

    要实现128kSPS,您需要最低CLK输入频率12.8万 x 256=32.768MHz。 我不知道为什么SPI的限制仅为27MHz,但看起来您需要使用帧同步模式。
    如果您对使用Frame-Sync接口有其他疑问,请告知我们。
    此致,
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的Ryan:

    非常感谢您的回复!

    现在已经很清楚了! 我将尝试在FX3微控制器上实施帧同步接口,如果有任何问题,我会询问您。

    最佳,

    基督教