主题中讨论的其他部件: DAC37J84
DAC37J82与以下系列配置配合使用:
LMF = 421,S=1,HD=1,interp = 1。 DAC PLL被旁路。
当按照数据表中8.3 部分中的初始化步骤执行操作时,步骤12要求检查SERDES PLL锁定状态。 对于rw0_PLL和rw1_PLL,此检查返回0。 考虑到未使用7:4的通道(rw1_PLL),这是否为预期?
此时是否可以检查其他事项以验证它们是否处于良好状态?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
DAC37J82与以下系列配置配合使用:
LMF = 421,S=1,HD=1,interp = 1。 DAC PLL被旁路。
当按照数据表中8.3 部分中的初始化步骤执行操作时,步骤12要求检查SERDES PLL锁定状态。 对于rw0_PLL和rw1_PLL,此检查返回0。 考虑到未使用7:4的通道(rw1_PLL),这是否为预期?
此时是否可以检查其他事项以验证它们是否处于良好状态?
您好,Jim:
他们在FPGA设置中发现了一些计时错误,现在可以纠正链路错误,即使K= 32也是如此。 还运行了带有21.5 数据的JESD测试模式,它工作正常。 因此SerDes链接似乎没问题。
现在尝试在DAC输出端口上获取输出。 输入连续的21.5 模式(1010交替),但无输出。
您是否可以检查我之前发送的配置设置,以查看数据路径中的某些设置是否错误? 例如,我不确定Config34中的输入/输出mux设置是否正确。