This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38RF82:CLKOUT使用

Guru**** 2392905 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/605751/dac38rf82-clkout-uses

部件号:DAC38RF82
主题中讨论的其他部件:LMK0.4828万LMK0.4832万

使用clkout和内部PLL驱动LMK0.4828万是否会出现任何问题? 是否有任何情况会导致输出或相位出现故障?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Clint,

    建立JESD链路后,大多数用户会禁用SYSREF。 如果链路断开,则需要启用SYSREF,这将重置PLL,从而导致 CLKOUT信号干扰。

    此致,

    Jim   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢Jim,
    因此,我们的想法是使用clkout来clk LMK0.4832万,该LMK0.4832万为整个系统提供sysref。 从LMK芯片到FPGA的这些信号仅用于JESD链路。 我的想法是如果JESD链路已经关闭,那么当系统引用由于PLL重置而出现故障时,这并不重要。 只要在这之后它保持稳定,就可以重新建立和维护链路。 因此,下一个问题是,如果禁用sysref /当禁用时,PLL是否会出现任何浮点/重置? 或者是否担心sysref中的故障会影响PLL?

    谢谢
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Clint,

    由于PLL在用户选择时为DAC提供时钟,我觉得这是一个非常稳定的源,只要禁用SYSREF,您就不必担心出现故障。

    此致,

    Jim