• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 1 订户
  • 视图 304 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12D500RF：ADC12D500RF - 2Fin.

admin
Guru**** 2382480 points
Other Parts Discussed in Thread: ADC12D500RF
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/623795/adc12d500rf-adc12d500rf---spurious-at-2fin

部件号：ADC12D500RF

大家好，

我在 设计中使用ADC12D500RF ADC。 如果频率为200~300MHz，采样频率为500MHz。 采样频率(500MHz)来自时钟合成器AD9517-3ABCPZ。  时钟合成器在 500MHz时的输出功率给ADC，它为-16dBm，第二个谐波为998MHz，具有-36dBm，第三个谐波为1.5GHz，具有-DESI.7dBm。我在非解复用器，21.21 模式下工作。 ADC以DDR格式提供数据，而DCLK在I和Q通道中的频率均为250 MHz。

ADC在非ECM中运行。ADC数据(4096个样本)是使用KINTEX-7 FPGA中的ISERDESe2捕获的，用于表征目的。 I & Q-Data是时间交错的，并写入Bram。 捕获的数据以波浪线图形式绘制，并观察到与输入频率(Fin)一起，在2nFin处观察到伪频率。  
当ADC在ECM中运行时，也会观察到这种情况。 ADC的数据输出设置为二的补码并捕获数据，然后再次绘制并观察到相同的问题。

附加的zip文件包含ADC和时钟合成器原理图，ADC采样数据波浪线图。  

请帮助我解决寄生频率为2Nfin (N=1，2，...)e2e.ti.com/.../ADC_2D00_Harmonics.pdfe2e.ti.com/.../nonecm_5F00_non_5F00_demux_5F00_des.zipe2e.ti.com/.../ecm_5F00_non_5F00_demux_5F00_des.zip的问题

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Kirty

    感谢您对系统和所遇到问题的详细说明。

    转换的数据中存在高谐波的最常见原因是输入信号本身。 大多数射频信号发生器在主输出频率的谐波下具有相对较高的能量水平。 因此，我们始终在输入信号路径中使用带通或低通滤波器来消除这些谐波，从而确保良好的测量ADC性能。 请使用频谱分析仪检查输入信号，并添加滤波器以去除不需要的谐波。

    此ADC系列的下一个最常见原因是在配置设备并处于稳定运行状态后无法运行设备校准程序。 请确认您在已配置模式下，在设备处于稳定的工作温度(在最终温度的10-20°C内)并应用时钟等条件下运行命令校准过程

    高水平谐波(特别是偶数次谐波)的下一个原因是直至ADC的模拟信号路径不平衡。 在示意图级别I，您会注意到平衡变压器T2的输出端有一个100欧姆电阻器(R147)。 由于这是1:2的平衡变压器，输出阻抗将为100欧姆差分，这是直接驱动ADC的100欧姆差分输入的正确阻抗。 如果安装R147，则不平衡输出的总负载为50欧姆差分，与100欧姆输出不匹配。 请确保未安装R147。 电路布局不平衡也会导致问题。 如果可能，请提供直至ADC输入的模拟信号路径的布局。

    我在原理图中看到的另一个问题是ADC的所有4个VBIAS引脚都连接在一个共用网络中，然后连接到4100nF去耦电容器。 正确的配置是将每个去耦电容器单独连接到关联的VBIASII或VBIASQ引脚上，并使用单独的网。 将VBIASI引脚连接到VBIASQ引脚会导致功能和性能问题。

    请告诉我您的调查结果。

    此致，

    Jim B

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Kirty

    我确实想到了我遇到的另一个共同问题。

    如果以错误的顺序重新交错来自I和Q输出总线的数据，将会看到类似的FFT。

    您在非多路解复用器DES模式下操作。 当数据总线更新来自DQ的一个样本和来自DI的一个样本时，将输出。 DQ样品是在较早时间捕获的样品，而DI样品则在较晚时间捕获。 重新交叉存取和处理数据时，请确保您使用的是该样品订单。

    此致，

    Jim B