• 状态
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 1 订户
  • 视图 756 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS54J60EVM：ADS54J60初始化

admin
Guru**** 2539500 points
Other Parts Discussed in Thread: ADS54J60EVM, ADS54J60

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/634249/ads54j60evm-ads54j60-initialization

部件号：ADS54J60EVM
主题中讨论的其他部件： ADS54J60

您好，TI：

我正在尝试通过ZCU102运行ADS54J60EVM。 为此，我使用ADS54Jxx EVM GUI v 1.8 和提供的配置文件：

1) LMK_Config_Onboard_819p2_MSPS.cfg

2) ADS54J60_LMF_8224.cfg

该配置是根据SLAU629A的2.3 1进行的。

 

请澄清以下问题。

 

1. 我看不到波形上的CGS序列(即bcbcbc)，同步~永远不会变得很高。 但是，如果我在GUI中手动选择链路层测试模式"Constant K 28.5 (恒定K码)"，则序列成功通过。 此外，如果在ADC配置后选择"Repeating ILA"(重复ILA)，则bcbcbc -> sync~变为high (高)-> ILA通过正常。

问题是为什么ADC在正常模式下不执行其初始化顺序？ 为什么所有内容(至少是初始化)都只在testmode中正常？  我想这与此消息类似

http://e2e-uat.ti.com/support/data_converters/high_speed_data_converters/f/68/p/58.5786万/2152928#2152928</s>215.2928万 215.2928万

 

2. CLK_LAO_0P/M时钟的用途是什么？   ZCU102从FPGA_JESD_SYSREFP/M派生所有必要的内部时钟，特别是用于SERDES操作和用户逻辑时钟(Rxclkout)。 那么我需要使用CLK_LAO_0P/M吗？

 

3.为什么国际法协会序列中的N参数为13 (即分辨率=14位)？  对于ADS54J60，其应为15。

 

谢谢你

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Andrei

    我们的团队正在调查您的问题。

    有人会很快回复。

    此致，

    Jim B

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    安德烈

    在配置LMK之后，在加载ADC之前，是否按下电路板复位？

    ZCU102需要什么参考时钟频率？ 您可能需要将其中一个时钟输出分频器从更改为

    “LMK_Config_Onboard_819p2_MSP.cfg”完成此操作。

     

    1. 我看不到波形上的CGS序列(即bcbcbc)，同步~永远不会变得很高。 但是，如果我在GUI中手动选择链路层测试模式"Constant K 28.5 (恒定K码)"，则序列成功通过。 此外，如果在ADC配置后选择"Repeating ILA"(重复ILA)，则bcbcbc -> sync~变为high (高)-> ILA通过正常。

    不知道为什么会这样。 您是否看到 有效的ILA参数？

    问题是为什么ADC在正常模式下不执行其初始化顺序？ 为什么所有内容(至少是初始化)都只在testmode中正常？  我想这与此消息类似

    http://e2e-uat.ti.com/support/data_converters/high_speed_data_converters/f/68/p/58.5786万/2152928#2152928</s>215.2928万 215.2928万

     这不是基于Altera的捕获卡的问题。 ADC EVM上的LED指示灯的状态是什么？   

    2. CLK_LAO_0P/M时钟的用途是什么？   ZCU102从FPGA_JESD_SYSREFP/M派生所有必要的内部时钟，特别是用于SERDES操作和用户逻辑时钟(Rxclkout)。 那么我需要使用CLK_LAO_0P/M吗？

    Xilinx生成了一些早期固件，在使用VC707和KC705时需要核心和参考时钟。  这就是它的用途。 超大规模平台不需要此功能。

     

    3.为什么国际法协会序列中的N参数为13 (即分辨率=14位)？  对于ADS54J60，其应为15。  能否发送ADC封装上标记的标签的屏幕截图？ 您是否还可以从Chipscope发送ILA数据的屏幕截图？

    此致，

    Jim

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好Jim

    在配置LMK之后，但在加载ADC之前，您是否按下了电路板重置？ [/引述]

    是的。

    1.加载LMK_Config_Onboard_819p2_MSPS.cfg

    2.检查PLL2 LED

    3.按SW1

    4.加载ADS54J60_LMF_8224.cfg

    参考时钟(如FPGA_JESD_SYSREF)为204.8 MHz，ZCU102要求其PHY使用此时钟。 线路速率为4.096 Gb/s

    以下是分析器的屏幕截图。

    1. LMK已加载了LMK_Config_Onboard _819p2_MSPs.cfg。 已按下ADC重置。 尚未配置ADC：

     

    2. ADC配置文件已加载的时刻。 请注意，没有CGS符号。  同步始终较低


     

    3.在GUI中手动选择"Repeating ILA"时。 请注意，有“bcbcbcbcc”心搏，SYNC变高，ILA启动。

     


    下面是我从ILA gt0_rxdata中获得的参数：

    有 投标 ADJCNT 盖子 PHADJ ADJDIR 长 SCR f k m N CS N'(无) SUBCLASSV S JESDV CF 高清 资源1 第2条 FCHK
    0 0 0 二 0 0 7. 0 1. f 1. D 0 f 1. 3. 1. 0 0 0 0 3b.

    Jim Seton 说：
    您能否发送ADC封装上标记的标签的屏幕截图？[/QUOT]

    我现在没有它，但我记下了芯片的部件号：AZ54J60，TI 594，ZRFK，G4。

    我想，来自ILA的"N"值应该是F，而不是D，对吗？

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    安德烈

     您正在使用的LMK配置文件中缺少一个寄存器设置，该设置未打开ADC的SYSREF。 请尝试附加此新文件的测试。

    此致，

    Jim

    e2e.ti.com/.../4405.LMK_5F00_Config_5F00_Onboard_5F00_819p2_5F00_MSPS.cfg 

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢你，Jim

    我会在收到硬件后立即尝试

    您能否确认不需要在GUI 1.4 附带的ADS54J60_LMF_8224.cfg中进行任何更改？

    对国际法协会序列中的N值有何想法？ 为什么是xD？

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    请从网站下载最新版本(v1p8)
  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好。

    我刚刚尝试了您提供的GUI 1.8 配置，波形没有变化，配置ADC后，同步率低时仍没有CGS右位。 只有在GUI中选择"Repeating ILA"(重复ILA)后，我才会看到CGS和ILA。 最令人困惑的是，仅当选择测试模式时，ADC才会发送K 28.5。  同步被拉低时没有反应。  

    同步度低时，ADC不发送K 28.5 的原因可能是什么？

    您正在使用的LMK配置文件中缺少一个寄存器设置，该设置未打开ADC的SYSREF。 [/引述]

    SYSREF现已在4405.LMK_Config_Onboard_819p2_MSPs.cfg中启用，但 在ADS54J60_LMF_8224.cfg中仍然禁用。

    这就是为什么我要问您ADC配置文件的有效性。

    以下是配置： e2e.ti.com/.../0272.ADS54J60_5F00_LMF_5F00_8224.cfg</s>8224.