This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS5263EVM:高速连接器适配器?

Guru**** 1826070 points
Other Parts Discussed in Thread: TMS320C6678, ADS5263EVM, ADS5263
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/636777/ads5263evm-high-speed-connector-adapter

部件号:ADS5263EVM
线程中讨论的其他部件:TMS320C6678,TSW1400EVM ADS5263

我最近购买了ADS5263EVM,希望能够将其与用于超声波成像应用的DSP板连接。 由于ADC具有串行LVDS输出,我的印象是它应该能够与TMS320C6678 EVM (TMDSEVM6678L)接口,后者支持串行快速IO。 我遇到的问题是两块板的物理连接。 有人知道如何将ADS5263EVM上的高速ADC连接器与DSP EVM上的170引脚AMC B+连接器连接起来? TI (或任何其他制造商)是否制造某种适配器? 我找到的唯一类型的适配器是ADC- HSMC或FMC以连接到FPGA。  

欢迎提出任何建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hannah,您好!

    ADS5263EVM使用 连接器。 除了您为FPGA找到的连接器之外,TI不生产任何其它连接器。

    一个原因是串行LVDS数据流通过连接器的速度。 接口的运行速度可达1Gbps。

    我不熟悉TMS320C6678,但以该速度对串行LVDS数据进行反序列化通常是通过FPGA完成的。

    TI还制造了TSW1400EVM,以便在评估期间与ADS5263EVM配对。

    此致,

    奥卢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢你,Olu。 本文档: www.ti.com/.../slaa545.pdf 详细介绍了如何使用TSW1400板载FPGA从高速ADC中采集数据。 您是否知道任何具有HSMC接口的FPGA是否可以直接与ADC EVM配合使用(即不需要TSW1400)?

    汉娜
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Olu,我还有几个关于您上一个帖子的问题。

    1.您提到"接口的运行速度可达1Gbps"。 是否有方法控制EVM上的数据传输速度?
    我不需要为我的应用程序读取速度高达1 Gbps的数字数据。

    2.我正在考虑设计自己的主板,以便将ADC与DSP (TMDSEVM6678L)连接起来。 因此,TSW1400的一端有相应的连接器(QSH-060-01-L-D-A-RT1),另一端有DSP的卡式边缘连接器。我在ADS5263EVM上注意到,进入连接器的迹线不是直线。 我猜这两条线的目的是为了确保它们在时间安排上都是相同的长度? 您能否确认这确实是他们的原因?

    再次感谢,
    汉娜
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hannah,您好!

    FPGA的主要供应商是Altera和Xilinx。 Altera开发套件通常随附HSMC连接器和带FMC连接器的Xilinx板。 这两种连接器都有TI 提供的适配器板。

    为了更好地了解ADS5263EVM上的串行LVDS接口, 数据表的第39页 是一个很好的起点。 基本上,比特率由ADC频率和分辨率决定。

    正如您所猜测的那样,斜线用于匹配迹线长度,并确保所有LVDS输出线路大致相等以避免相位延迟。

    这一点非常重要,因为除了数字输出数据之外,ADS5263还会生成一个比特时钟和帧时钟,通常用于反序列化FPGA端的串行LVDS数据-数据,比特时钟和帧时钟按照数据表的第39页进行同步。

    此致,

    奥卢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    更新:Keystone多核DSP论坛的Yordan解释说,即使使用自定义适配器板,也不能直接连接DSP和ADC。 解决方案是在两个器件之间使用FPGA,如下所示:

    ADC <==通过LVDS=>FPGA <=通过SRIO接口=>TMS320C6678连接