This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC3244:使用单端时钟与差分时钟之间的性能差异

Guru**** 1826200 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/637418/adc3244-performance-difference-between-using-single-ended-vs-differential-clock

部件号:ADC3244

你(们)好

数据表(SBAS671B)第48页的9.3 2节指出:“器件时钟输入可以差动或单端驱动,两者之间的性能差别很小或没有差别。” 以下页面说明"但是,为了获得最佳性能,必须以不同方式驱动时钟输入"。 以下哪项陈述是正确的,使用差分时钟的性能改进是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Graeme:

    请参阅您在第49页上引述的最后一句话。 "但是,为了获得最佳性能,必须以不同方式驱动时钟输入,

    从而降低对共模噪声的敏感度。" 由于单端和差分都是有效的时钟输入,我相信数据表正试图确保用户知道差分是首选方法。 性能改进是在时钟信号从时钟源传播到ADC时提高其抗噪性。

    此外,请查看此处提供的数据表(SBAS671C)的最新修订版  

    此致,

    丹