• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 1 订户
  • 视图 373 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12J4000EVM：ADC12J4000EVM测试模式–数据校准

admin
Guru**** 2386610 points
Other Parts Discussed in Thread: ADC12J4000EVM, ADC12J4000
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/651945/adc12j4000evm-adc12j4000evm-test-pattern-mode-data-alignment

部件号：ADC12J4000EVM
主题中讨论的其他部件：ADC12J4000， TSW14J56EVM，

我们正在使用ADC12J4000EVM和TSW14J56EVM评估ADC12J4000 ADC。
在ADC12J4000EVM中选择了测试模式，在 TSW14J56EVM上选择了ADC12J4000_Bypass。
捕获JESD204B通道的内容和其他信息(Altera SignalTap)，然后与预期测试模式值进行比较(数据表中的表33)。
捕获的数据似乎未对齐，因为尾随的4位零(红色)的位置未固定。 示例如下。

SignalTap信号：
jesd204b：jesd204b_inst|JESD_top_Qsys：JESD_top_Qsys_0|JESD_top:u_JESD_top_inst|JESD_RX_top:JESD_RX.u_JESD_top_Rx|SerDes_data_in_R1[7]
jesd204b：jesd204b_inst|JESD_top_Qsys：JESD_top_Qsys_0|JESD_top:u_JESD_top_inst|JESD_RX_top:JESD_RX.u_JESD_top_Rx|SerDes_data_in_R1[6][31.0]
jesd204b：jesd204b_inst|JESD_top_Qsys：JESD_top_Qsys_0|JESD_top:u_JESD_top_inst|JESD_RX_top:JESD_RX.u_JESD_top_Rx|SerDes_data_in_R1[5]
jesd204b：jesd204b_inst|JESD_top_Qsys：JESD_top_Qsys_0|JESD_top:u_JESD_top_inst|JESD_RX_top:JESD_RX.u_JESD_top_Rx|SerDes_data_in_R1[4][31.0]
jesd204b：jesd204b_inst|JESD_top_Qsys：JESD_top_Qsys_0|JESD_top:u_JESD_top_inst|JESD_RX_top:JESD_RX.u_JESD_top_Rx|SerDes_data_in_R1[3][31.0]
jesd204b：jesd204b_inst|JESD_top_Qsys：JESD_top_Qsys_0|JESD_top:u_JESD_top_inst|JESD_Rx_top:JESD_RX.u_JESD_top_Rx|SerDes_data_in_R1[2][31.0]
jesd204b：jesd204b_inst|JESD_top_Qsys：JESD_top_Qsys_0|JESD_top:u_JESD_top_inst|JESD_RX_top:JESD_RX.u_JESD_top_Rx|SerDes_data_in_R1[1][31.0]
jesd204b：jesd204b_inst|JESD_top_Qsys：JESD_top_Qsys_0|JESD_top:u_JESD_top_inst|JESD_RX_top:JESD_RX.u_JESD_top_Rx|SerDes_data_in_R1[0]

捕获1：

车道
7. 6. 5. 4. 3. 二 1. 0
FF0B40FFh FF0D20FFh 00F1EF00h FB40F0FBh FD20F0FDh 01F0FE10h 70FF0870h FF0F00FFh
F4BF0040h F2DF0020h EF00F1EFh F0FB40F0h F0FD20F0h 0F01EF0Fh 0070FF08h F0FF0000h
00F4BF00h 00F2DF00h FF0E10F0h 04BF0F04h 02DF0F02h FE0001EFh 8F00F78Fh 00F0FF00h
0B40F0BFh 0D20F0DFh 10FF0E10h 0004BF0Fh 0002DF0Fh F0FE10F0h FF8000F7h 0F00F0FFh


 数据排序#1：

C 0 1. 二 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15.
车道0 FF 00 0f FF 00 00 FF F0 00 FF F0 00 FF F0 00 0f
车道1 70 08 FF 70 08 FF 70 00 8F F7 00 8F F7 00 80 FF
车道2 10. 铁 F0 01. 0f EF 01. 0f EF 01. 00 铁 F0 10. 铁 F0
车道3 Fd F0 20. Fd F0 20. Fd F0 02. 0f 供应商直送 02. 0f 供应商直送 02. 00
车道4 FB F0 40. FB F0 40. FB F0 04. 0f BF 04. 0f BF 04. 00
车道5 00 铁 F1 00 EF F1 00 EF F0 10. 0E FF 10. 0E FF 10.
车道6 FF 20. 0D. FF 20. 00 供应商直送 F2 00 供应商直送 F2 00 供应商直送 F0 20. 0D.
车道7 FF 40. 0B. FF 40. 00 BF F4 00 BF F4 00 BF F0 40. 0B.

 

捕获#2：

车道
7. 6. 5. 4. 3. 二 1. 0
FF0B40F0h 20F0DF00h FF0E10F0h 04F0FB40h 02DF0F02h F0FE10F0h FF0870FFh 00FF0F00h
40FF0B40h 0D20FF0Dh 10FF0E10h 0F04BF0Fh 0002DF0Fh 01EF0F01h F78F0070h 0000FF0Fh
00F4BF00h DF0020FFh 00F1EF00h FB0004BFh FD20F0FDh 0001EF0Fh 00F78F00h FF00F0FFh
BF00F4BFh DFF200F2h EF00F1EFh F0FB40F0h F0FD20F0h FE10F0FEh 0870FF80h F0FF00F0h

数据排序#2：

C 0 1. 二 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15.
车道0 00 0f FF 00 0f FF 00 00 FF F0 00 FF F0 00 FF F0
车道1 FF 70 08 FF 70 00 8F F7 00 8F F7 00 80 FF 70 08
车道2 F0 10. 铁 F0 01. 0f EF 01. 0f 铁 01. 00 铁 F0 10. 铁
车道3 02. 0f 供应商直送 02. 0f 供应商直送 02. 00 Fd F0 20. Fd F0 20. Fd F0
车道4 40. FB F0 04. 0f BF 04. 0f BF 04. 00 FB F0 40. FB F0
车道5 F0 10. 0E FF 10. 0E FF 10. 00 EF F1 00 EF F1 00 铁
车道6 00 供应商直送 F0 20. 0D. FF 20. 0D. FF 20. 00 供应商直送 F2 00 供应商直送 F2
车道7 F0 40. 0B. FF 40. 0B. FF 40. 00 BF F4 00 BF F4 00 BF

请就上述问题提供建议。

此致，

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Shai，您好！

    我们正在调查您的问题，我们将很快与您联系。

    此致，

    丹

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好Shai

    很抱歉，以前没有人回答过你的问题。 您是否仍在尝试解决信号分接头中显示的信息？

    我没有FPGA检查工具，但我知道在JESD204B完成ILA序列后，数据一致对齐。 由于HSDC Pro数据采集与多帧的起点对齐，因此每次采集的数据模式始终处于完全相同的位置。

    下面是代码视图中ADC测试模式数据的HSDC Pro输出的快照：

    这里是比特视图：

    下面是前80个样本(该模式每2个数据帧重复一次，即80个样本)：

    样本-波形

    ADC代码-波形

    0

    0

    1.

    8.

    二

    16.

    3.

    32岁

    4.

    64

    5.

    256个

    6.

    512

    7.

    1024个

    8.

    4095

    9.

    4087

    10.

    4079

    11.

    4063.

    12.

    4031.

    13.

    3839.

    14.

    3583.

    15.

    3071.

    16.

    0

    17.

    8.

    18.

    16.

    19.

    32岁

    20.

    64

    21.

    256个

    22.

    512

    23.

    1024个

    24岁

    4095

    25.

    4087

    26.

    4079

    27.

    4063.

    28.

    4031.

    29.

    3839.

    30.

    3583.

    31.

    3071.

    32岁

    0

    33.

    8.

    34.

    16.

    35.

    32岁

    36.

    64

    37.

    256个

    38.

    512

    39.

    1024个

    40.

    4095

    41.

    4087

    42.

    4079

    43.

    4063.

    44.

    4031.

    45.

    3839.

    46.

    3583.

    47.

    3071.

    48.

    0

    49.

    8.

    50岁

    16.

    51.

    32岁

    52.

    64

    53.

    256个

    54.

    512

    55.

    1024个

    56.

    4095

    57.

    4087

    58.

    4079

    59.

    4063.

    60.

    4031.

    61.

    3839.

    62.

    3583.

    63.

    3071.

    64

    0

    65

    8.

    66

    16.

    67

    32岁

    68

    64

    69

    256个

    70

    512

    71.

    1024个

    72.

    4095

    73.

    4087

    74.

    4079

    75

    4063.

    76.

    4031.

    77

    3839.

    78

    3583.

    79

    3071.

     在JESD204B IP使用弹性缓冲器释放机制将通道对齐后，捕获点是否为信号抽头？

    如果是这样，则应对齐所有通道中的数据。

    此致，

    Jim B