This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38RF82:无CLKTX+/-信号

Guru**** 2392435 points
Other Parts Discussed in Thread: DAC38RF82

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/652778/dac38rf82-no-clktx---signal

部件号:DAC38RF82

您好,

我们无法在 CLKTX+/-引脚上看到任何信号(分离的DAC CLK)。

我们只在两个引脚上看到750mV的直流电平。

  • 我们使用DACCLKSE输入(通过直流块电容器的9GHz/1Vpp正弦波),绕过DAC PLL。
  • 我们遵循图141中的顺序(DAC38RF82/89建议的启动顺序),直到出现“片上PLL模式”。
  • 配置了以下寄存器:
    CLK_PLL_CFG = 0x2200
    CLK_OUT = 0x0802
    sleep_config = 0x0020
  • 此外,以下寄存器值为:
    reset_config = 0x5803
    vendor_VER = 0x8009
  • 我们绕过了图141中的步骤,从"片上PLL模式"一直到"停止SYSREF生成..." (包括)。
  • 已拉的TXENABLE高。

我们在这里缺少什么,这会导致在 CLKTX+/-引脚上看不到任何内容?

谢谢!

吉尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,吉尔,

    我们正在审查您的问题,我们将很快与您联系。

    此致,

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    吉尔

    接通电源并提供单端时钟后,切换外部重置引脚低电平,然后切换回高电平。 将以下数据写入以下寄存器:

    地址    数据

    0x040C    0xA002

    0x40B       0x0022

    0x431       0x3000

    查看它是否提供了除以4的输入时钟输出。

    此致,

    Jim  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Jim,

    我怀疑我们在SPI读写事务中存在不稳定性。

    1. 如图141所示,我假设在阅读任何登记簿之前,我们需要执行以下操作:
      TXENABLE=低,TRSTB=低,提供外部DACCLK,定义SEL_EXTCLK_DIFFSE (因为我们使用DACCLKSE引脚), RESETB切换,检查0x7F[15:10]=1万b。
      我的回答正确吗?
    2. 在安装供油轨之前,使TXENABLE=LOW有多大意义?
      在电源导轨稳定后,我们通过FPGA将其降低。
    3. 我们执行了上面(1)中的步骤。
      我们在读取DAC寄存器方面面临不稳定。
      每次读取(例如从0x7F)都返回不同的值。 有时它是正确的0x8009,但有时它是其他值。
      我不确定这些是SPI总线问题(在计时和电压方面似乎都正常)还是DAC配置问题

    关于您要求写入的上述寄存器,我想验证:

    这些寄存器位于page_set 4上。
    CLK_TX_IDLE=1
    CLK_TX_SLEE=1
    请确认。

    我正在准备您提出的问题,希望能尽快回复。


    同时,我非常感谢你对我的上述发言作出答复。

    谢谢

    吉尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Jim,

    根据需要配置上述:
    CLKTX+/-引脚上无信号(两个引脚上只有1V DC)。

    我也试过
    CLK_TX_IDLE=0
    CLK_TX_SLEE=0

    无信号。

    谢谢
    吉尔
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    吉尔

    在我们的客户EVM上,我会提供一个时钟,为电路板加电,执行硬休息,然后使用默认设置加载寄存器。 在将CLKTX从默认睡眠和空闲模式中退出后,我将得到输出时钟。 完整的寄存器设置随附以供参考。

    此致,

    Jim

     e2e.ti.com/.../CLKTXP_5F00_register_5F00_settings.cfg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    吉尔

    您对第1项的回答正确。 TXENABLE只是一种安全功能,与SPI接口无关。

    对于第二名,这并不重要。 如果 将DAC输出设置为低电平,则只会将其强制为中等电平。 如果未设置为低电平,则DAC输出未知,如果您正在驱动PA,可能会导致下游出现问题。

    对于3号线,您使用的是3线还是4线模式? SPI总线是否与其他设备共享? 您是否运行SPI时钟太快?

    如果要使用CLKTX输出,CLK_TX_IDLE和CLK_TX_SLEEP位都需要设置为“0”。

    此致,

    Jim