This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS9110:Zone2 SRC模式传输期间的RV引脚行为

Guru**** 2387830 points
Other Parts Discussed in Thread: ADS9110
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/658017/ads9110-rvs-pin-behavior-during-zone2-src-mode-transfers

部件号:ADS9110

此部件上的RVS引脚过载,以提供内部ADCST以及在SRC模式传输中提供时钟。 如果我们在区域2模式下进行SRC转移,RVS的行为是什么?  

响应CONVST,RV将降低。 如果我们现在将CSN拉低以执行数据传输(在TD_cnvcap之后),则RVS将根据数据表在40ns内开始切换(图6)。 传输完成后,如果我们将CSN调高,则根据相同的时间图,RVS预计在70ns内返回高电压。 但是,如果转换仍在进行中,则Tconv_min=300ns的RVS预计会较低(数据表图43)。 因此,在这种情况下,RVS会返回高值(取消CSN声明后)还是保持低值(直到完成转换)?  

如果在Tconv_min到Tconv_max窗口(RVS预计会很高)期间进行数据传输,会发生什么情况? RVS引脚的数据传输计时/行为是否优先于转换过程计时/行为?

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Vikram,您好!

    RVS引脚是一个多功能引脚,可指示ADC转换状态(ADCST),也可作为数字接口的一部分。
    在正常SPI (00/01/10/11)操作中,可使用RVS引脚确定转换结束(EOC)。

    要回答您的第一个问题-
    当CSN =1时,RVS反映ADCST信号,而不考虑所选的数据传输模式。 因此,在持续转换期间,如果拉动CSN,则RVS将保持较低,直至EOC。

    回答第二个问题:
    无论ADC活动如何,CSN =0都优先于RVS行为。 因此,在Tconv_min到Tconv_max窗口之间,就像数据传输帧中的其他任何地方一样,RVS将按照数据传输计时图进行操作。

    要添加更多有关Enhanced SPI模块的注释-此接口模块独立于ADC。 这意味着,当ADC转换采样电压时,您可能正在读取数据(来自之前的转换)。 这就是为什么CSN =0在持续转换期间优先于RVS行为的原因。
    当CSN = 1时,SDOS为三态,因此RVS返回指示EOC状态。

    有关Enhanced SPI接口的更多详细信息,请参阅本白皮书- www.ti.com/.../sbay002.pdf
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢Rahul,这澄清了我的问题。  

    我还有一个:你链接的文件提到 个安静的区域,在这两个区域中,数字输出线路上必须没有活动。 除非我错过了它,否则ADS9110数据表仅警告两个数据表中的第一个(围绕CONVST脉冲)。 此ADC是否存在EOC“红色区域”?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Vikram,您好!

    感谢您确认您之前的问题已得到解答。

    本白皮书本质上是通用的,讨论了独立于ADC实施的接口方面。 EOC附近显示读取区域(安静区域)的原因是正在做出LSB级别决策。

    但是,在ADS9110中,如数据表中指定的那样,在CONVST脉冲周围有一个安静的时间就足够了。

    您是否可以分享您的用例(哪种接口模式以及系统级别的限制)?
    谢谢!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的,谢谢。

    ADC连接到FPGA,设计用于2MSPS。 接口模式是源同步,四SDO,DDR。