This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38J82EVM:JESD204b字节帧

Guru**** 1825110 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/646962/dac38j82evm-jesd204b-byte-frame

部件号:DAC38J82EVM

对于8通道配置和数据表中的LMF=821,每个通道有24位可在框架中容纳(数据表的表9)。  当我们在FPGA中打包数据时,是否应将剩余位保留为零,如下图所示。 对于8通道配置,我们必须为FPGA中的帧封装256位。

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../0804.TSW14J56-RevD-MC-firmware-design-document.doce2e.ti.com/.../1856.JESD204_5F00_TI_5F00_reference_5F00_design.pdfDeepak,1856.,

    您认为这是错误的。 请查看随附的文档,了解有关并行数据在离开JESD块后如何格式化的更多信息。

    此致,

    Jim

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Jim,

    您已经为我提供了Altera FPGA的文档。 我正在使用Xilinx FPGA。

    下面显示了我从Xilinx JESD文档中翻译的LMK=821的内容。 根据DAC数据表,最后64位没有任何数据。 我不能肯定,但不是很清楚,是否没有资料部分须填入其后的资料。

    请澄清。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Deepak,

    数据表使用空白列来分隔不同的模式选项。 没有空白数据。 我发送的两个文档中的一个实际上是Xilinx示例,该示例说明了如何在固件中格式化数据。

    此致,

    Jim