• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 556 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC8568：DAC8568

admin
Guru**** 2443670 points
Other Parts Discussed in Thread: DAC8568, ADC128S102

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/667298/dac8568-dac8568

部件号：DAC8568
Thread： ADC128S102中讨论的其他部件

大家好，DAC8568是否有VHDL或Veriilog模型？

谢谢！

布拉德

  • 0
    TI__Guru**** 2443670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Brad：

    此设备唯一可用的型号是IBIS模型，它不是完整的VHDL或Verilog模型。

    您能否描述您对建模感兴趣的行为或机制，以便我们寻找其他方法来帮助解决此请求的根本原因？
  • 0
    TI__Guru**** 2443670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢Kevein的回复。 我们要建模的行为是FPGA的接口。 我们正在使用DAC替代数字电位计。 TI ADC：ADC128S102随后将用于对DAC输出进行采样。 通信链路(如RS422或GigE)将用于与FPGA连接，以提取ADC监视器信息并将其发送到PC。
  • 0
    TI__Guru**** 2443670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Brad，

    通常情况下，我们会参考数据表中的计时要求表，因为这消除了您在仿真中可能会看到的一些错误信息，因为它不会在每个工作角，温度，晶圆批次， 等等。基本上，这些表中的信息都有足够的保护带，足以保证行为，通常，我们会尝试提供覆盖范围，以便他们可以回答有关接口的常见问题。

    SPI最常见的计时问题是与定义关键边缘有关的设置和保持时间，对于DAC8568，通过相对于SCLK下降边缘的t9和T10进行建模。 该设备在时钟极性方面具有灵活性。 因此，SPI可以配置为CPOL =0，CPHA =1或CPOL =1，CPHA =0，但第二种情况需要注意相对于下降同步边缘的第一个SCLK关键边缘的T5设置时间。

    是否可能有一个超出计时要求表的基本规范需要回答？
  • 0
    TI__Guru**** 2443670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Brad，

    只需再次检查此线程即可。 我们是否有任何方法可以继续帮助您处理此请求，或者让之前的回复满足您的需求？