[参考译文] ADC12DJ3200：JMODE0中adc12dj3200的问题

你好，ldx dfdx

您是否可以共享正在写入的寄存器值来配置ADC？

如何生成ADC时钟并将其传送到设备。 您能否分享这些原理图详细信息？

此致，

Jim B

谢谢

ADC输入时钟是否直接来自LMX2594或来自其中一个HMC7044输出？

如果它来自HMC7044，则此设备生成的其他频率是多少？

您说您馈送其他频率信号，却看不到类似的频率信号。

在这些情况下，您是否仍在4400 MHz时采样，而只是使用其他输入频率？ 还是采样率也发生了变化？

如果更改为JMODE2，是否会看到任何与输入频率相关的脉率？

谢谢！

此致，

Jim B

你(们)好

FS/2-Fin.出现毛刺有两个主要原因。

1)交错ADC之间的增益不匹配。

这可以通过在ADC达到稳定的操作点后重新校准它来减少。 我希望您正在使用前台校准模式。 在这种情况下，要恢复校准，请将CAL_soft_trig位设置为0，然后再设置回1。 这将启动新的前台校准。 这可能会降低刺激水平。

2)交错ADC之间的样本计时不匹配。

计时不匹配可能是由于片上计时不匹配，或谐波时钟能量耦合到CLK输入。 片上计时不匹配在生产测试期间进行微调(使用3200 MHz时钟频率)，并永久编程到必要的寄存器中。 以不同的时钟频率运行可能需要使用稍微不同的正时微调值。 当使用单输入时，使用前景校准模式可以调整寄存器0x080处的TADJ_A_FG90设置，以减少计时不匹配并降低FS/2-Fin正电平。 读取该寄存器中当前编程的值，然后稍微增加或减少该值，以找到FS/2-Fin正电平最小化的点。 该值可能只需更改10-20个步骤即可改善情况。

尝试使用这两种方法，看看FS/2-Fin正极水平可以降低多少。 让我知道这些调整后的刺激水平是多少。

此致，

Jim B

非常感谢！ 我会在假期过后尝试这种方法。