• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 1 订户
  • 视图 466 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ3200：ADC12DJ3200 VIH规范，用于CMOS接口信号

admin
Guru**** 2387830 points
Other Parts Discussed in Thread: ADC12DJ3200
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/662850/adc12dj3200-adc12dj3200-vih-spec-for-cmos-interface-signals

部件号：ADC12DJ3200

我需要将ADC12DJ3200 CMOS接口输入/输出连接到由1.8V供电的FPGA插槽，因此我计划在FPGA逻辑中使用LVCMOS18标准。 查看FPGA (Xilinx文档ds925， https://www.xilinx.com/support/documentation/data_sheets/ds925-zynq-ultrascale-plus.pdf 表14)和ADC规范，目前为止我没有发现任何严重问题，但我想知道ADC12DJ3200上VIH的0.7 V最低规范(6.3 章中的表格，推荐操作条件)是否正确。 请确认，VIH信号的实际保证最小电压为0.7V。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Anushavan，
    是的，我可以确认表中列出的逻辑信号的最小VIH是0.7V，这意味着设备将在>= 0.7V的电压下记录稳定的高输入

    此外，引脚功能表直接描述SCLK，/SCS，SDI，SDO与1.1V和1.8V CMOS电平兼容。 NCOA0等引脚上未直接提及此问题，但它们位于同一个VIH表中。

    此致，
    Brian
  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Brian，感谢您的澄清！