This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38RF84:RF DAC分辨率

Guru**** 1831610 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/662462/dac38rf84-rf-dac-resolution

部件号:DAC38RF84

您好,

我正在研究SerDes车道速度的计算。

DAC 具有14位分辨率,但公式始终引用16位。

"FSerDes = 1 (非交错I/Q) x 368.64 MSPS x 16位x 10/8 = 7372.8 MBps,

位置

•10/8用于8b/10b解码"

这是否意味着FPGA发送的位数是16位 ,并且   与DAC接口不同?

它是如何工作的? 我发送16位,而我的DAC接口是 14位,那么这样做的目的是什么? 必须输入16位?

此致

Fabien

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Fabien,
    这是个好问题。 对于您的案例,样本将为N = 14,但N'+T (编码样本)为= 16。
    额外的2位是JESD链路使用的控制位(CS)或尾部位(T)。

    这就是为什么JESD204B数据必须映射到八位字节(8位)以便通过8b/10b进行编码,从而保持串行链路转换密度和线路上的共模平衡。

    如果您尚未看到,请参阅本文档,了解JESD2024B传输层的概述
    www.ti.com/.../slap161.pdf

    此致,
    Brian