请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
部件号:DAC8801 请确认2007年2月版本的数据表中的图19在计时图中有错误。 真值表和注释似乎意味着,当CS变高时,计时进入的最后14位将被锁定到DAC中。 这似乎合乎逻辑。 计时图显示额外的数据位和时钟。 这与真值表信息相矛盾。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
请确认2007年2月版本的数据表中的图19在计时图中有错误。 真值表和注释似乎意味着,当CS变高时,计时进入的最后14位将被锁定到DAC中。 这似乎合乎逻辑。 计时图显示额外的数据位和时钟。 这与真值表信息相矛盾。
George,
问题似乎在以下情况之前已被询问/验证:
我相信我会同意Tony的观察结果(看起来他也对这一点进行了物理测试)以及您根据数据表插图所说的话。 事实表在描述机制方面仍然正确,只有计时图选择的插图肯定会产生误导,因为单个位的标签表明前14位实际上是数据锁定的。 在本特定示例中,标有“D13”的内容会被移出。
希望这有所帮助。