This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] adc32rf45:关于两个ADC's之间数据对齐的问题

Guru**** 2386620 points
Other Parts Discussed in Thread: ADC32RF42
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/594622/adc32rf45-questions-about-data-alignment-between-the-two-adc-s

部件号:ADC32RF45
主题中讨论的其他部件:ADC32RF42

您好,支持团队

客户使用的是adc32RF42,发现输出的数据对齐情况在2到30个时钟之间变化。

以下是他们的引述:

几周前,我们注意到,当两个ADC使用相同的输入源时,它们的数据未及时对齐。  延迟在4个时钟到大约30个时钟之间变化。  

 

在调查期间,我们查看了每个车道上的数据。  同步速度较高后, 每个通道的ILA序列在不同时间开始。  不仅是1纳秒左右,还包括许多纳秒。   1ns偏移可以由板偏移来解释,但许多纳秒很难解释。

 

您是否听说过其他人在调整两个渠道时遇到问题?  两个通道之间的已知延迟是多少?

有什么想法吗?

Jeff Coletti

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    我没有注意到两个通道之间有任何偏差。  我可以问设计团队,他们是否知道发生这种事情的原因,但我还没有看到这种事情。  我可能会问的问题是: 您使用的是哪种LMFS操作模式?  您在哪里观察到通道歪斜?   您是在设备配置后使用持续运行的SYSREF,还是在配置后关闭SYSREF?   哦,您是将我们EVM上的器件用于TSW14J56还是将其用于您自己的硬件上。   我询问SYSREF的原因是SYSREF重置ADC前面的时钟分频器,如果未正确重置,则内部采样时钟的相位可能会关闭。  但是,只有2路交错RF42和时钟除以2,没有很多方法可以使时钟相位不对齐,即使这样,也只会影响信道的信道分配,而不会影响信道之间的偏移。   但是如果SYSREF持续运行,我接下来会问SYSREF是否符合样例时钟的设置/保持。    如果在链路操作过程中在错误的多帧边界上检测到SYSREF边缘,并且SYSREF计时相对于时钟关闭并且持续运行,我相信会导致链路中断。    一旦配置了链路,我们就会关闭EVM上的SYSREF。  但即便如此,我也没有看到这会导致信道之间的偏差。

    此致,

    Richard P.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    LMFS = 4211 K = 32,14位模式DDC旁路

    信道歪斜位于两个ADC之间。  通用信号馈入两个通道。  

    SYSREF不是连续的。   SYSREF以前脉冲四次。  在前两次之后 ,CLKDIV的SYSREF被屏蔽。  在第三个SYSREF之后,将设置掩码NCO SYSREF。

    我们的硬件上安装了ADC32RF42。  

     谢谢!

    账单

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    我怀疑这两个ADC没有同时看到SYSREF的边缘,因为其中一个器件可能不符合SYSREF的设置,并且在采样时钟周围出现了SYSREF。  我说这是因为设备的SYSREF上升沿为该设备设置了内部多帧时钟,当从ADC中获取同步信号时,初始通道对齐ILA序列将在下一个多帧边界上开始。   当模式为bypass且K =32时,多帧边界的长度将为32个样本(64个八位字节),因此如果两个ADC接收到相同的同步信号,但正好位于多帧边界的边缘, 然后,对于一个ADC,'next (下一个)多帧边界可能会立即开始,而另一个ADC却错过了同步捕获的变化,而'next (下一个)多帧边界将是更远的64个八位字节。   但这并不是人们所看到的偏差。  这让我认为ADC内部的多帧边界因每个ADC何时看到SYSREF而略有不同。 但如果样例时钟到达两个ADC,且其长度和时钟与ADC的访问时间相匹配, 每个ADC的SYSREF也满足每个器件的设置和保持时间,则本地多帧时钟应位于两个ADC之间。    如果同步信号同时消失且安全地远离内部多帧边界,则每个同步信号的ILA应同时开始。    我还没有看到其他的,但在我的EVM上,我只有一个ADC。  我将要求设计团队在此处查看我对我预期会发生的事情的描述,并查看他们是否发现我错过的任何内容。

    此致,

    Richard P.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    我收到了来自设计团队的消息,他们同意我在上一个回复中键入的内容-为了使两个设备之间的ILA序列对齐,两个设备必须同时采样SYSREF信号和同步信号 同时。

    具体地说,他们答复说:

    是的,如果两个芯片不同时采样SYSREF,则两个芯片中的ILA序列将不会对齐。

     

    然后同步请求应同时由两个芯片采样。 如果未同时采样SYNC,可能会导致此问题

    一个LMFC时钟的延迟,可能是一个大数字。

    此致,

    Richard P.