• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 271 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38RF80：使用具有不同时钟速率的DAC和ADC时的确定性延迟(JESD204B)

admin
Guru**** 2540720 points
Other Parts Discussed in Thread: ADC32RF45, DAC38RF80

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/596282/dac38rf80-deterministic-latency-when-using-dac-and-adc-with-different-clock-rates-jesd204b

部件号：DAC38RF80
主题中讨论的其他部件：ADC32RF45，

您好，

我希望同步DAC (DAC38RF80) ，ADC32RF45)和FPGA，并实现确定性延迟。

由于它们没有相同的采样率，我 找不到合适的JESD204B配置参数(L-M-F-S-HD，K)来提供
相同的帧时钟，本地多帧时钟和SerDes速率。 我确实找到了一个组合，它将为我提供相同的本地多帧时钟和sysref频率。

是否仍然可以设置一个仅本地多帧时钟在两台设备中相同的正确链路？
此外，在这种情况下，FPGA时钟要求是什么？

提前感谢！
伙计。

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../Multi_2D00_Device-Synchronization-of-JESD204B-Data-Converters_5F00_Apr2016.pptxGuy，

    只要所有三个部分都设置为子类1模式，并且SYSREF源代码与设备时钟同步，并且三个设备时钟都同步，您就应该能够实现确定性延迟。 有关详细信息，请参阅随附的文档。

    此致，

    Jim

      

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Jim：

    在使用多个ADC的情况下，是否可以确保使用JESD204B完全对齐所有ADC原始样本数据？
    有效数据的第一个帧是否以某种方式用控制字符标记？
    例如，AD32RF45在不同器件之间的孔径延迟差异高达150PS，这意味着即使在JESD204B的确定性延迟情况下，仍会出现150PS的偏移。

    同样的问题在多个DAC的情况下，如何确保在模拟输出中，样片在多个DAC之间完全对齐？

    谢谢！
    伙计。
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    伙计，

    是的，如果使用子类1或2，则数据将对齐，并且ADC和DAC的延迟将是确定性的。 关于孔径延迟，您回答正确。 无法保证ADC部件将在相同的精确时间采样相同的模拟输入。 但是 ，数据从所有设备中移出的时间将引用相同的时钟周期时间。  只要您正确设置了RBD，并且不会溢出弹性缓冲区，这就符合标准。

    此致，

    Jim