请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
主题中讨论的其他部件:ADC0.82万我们正在其中一个模拟项目(随附数据表)中使用TI ADC部件ADC0.82万。 ADC的输入是连接到FPGA的模拟脉冲信号和数字输出。 我们观察ADC的稳定时间大约为90ns。 请告诉我们,如何将稳定时间ADC减少到大约10ns。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我们正在其中一个模拟项目(随附数据表)中使用TI ADC部件ADC0.82万。 ADC的输入是连接到FPGA的模拟脉冲信号和数字输出。 我们观察ADC的稳定时间大约为90ns。 请告诉我们,如何将稳定时间ADC减少到大约10ns。
您好,Raghavendra
我认为此帖子与您在这里发布的另一个类似主题的帖子相关:
https://e2e.ti.com/support/data_converters/high_speed_data_converters/f/68/t/59.7471万
您似乎正在应用到ADC的VIN终端的信号中振铃。
你可以尝试的第一件事是将0欧姆电阻器更改为一些更高的值,看看这是否有帮助,但在VIN处添加一个R-C极与输入电容结合。 您也可能正在该电阻器上游的模拟放大器信号中振铃。 请使用示波器验证放大器电路输出处的波形质量。
此致,
Jim B