• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 271 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS54J66：计算确定性延迟

admin
Guru**** 2532430 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/596664/ads54j66-calculate-deterministic-latency

部件号：ADS54J66

我正在尝试计算ADC数据路径的总延迟，JESD204B链路在子类1模式下运行，如 e2e.ti.com/.../jesd204b-how-to-calculate-your-deterministic-latency所示
数据表仅显示ADC样本到数字输出数据的整体延迟。 而博客示例中的设备显示t_LAT-ADC (LMFC的ADC示例)和t_D-data (LMFC至数字输出数据)，这允许使用Rx延迟参数计算链路延迟。 请提供有关LMFC的ADC延迟细目吗？

  • 0
    TI__Guru**** 2532430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Phil，

    在与设计团队核实后，我被告知我们没有仅来自ADC内核的延迟信息。 数据表 显示 的是总延迟，包括Tx串行器。   数据表中未显示的是增益或DDC筛选等其他数字块的延迟。  由于设备使用 FIR线性相位结构来进行DDC滤波器，因此丝锥(或顺序)的数量间接提供了DDC滤波器的延迟信息。

    此致，

    Jim