• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 1 订户
  • 视图 418 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC08D1520：当使用寄存器调整采样时钟相位(粗相调整和中间相位调整)时，在1:4 DEMUX DES模式中交换DI和DID，DQ和DQd

admin
Guru**** 2382630 points
Other Parts Discussed in Thread: ADC08D1520
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/594462/adc08d1520-swapped-di-and-did-dq-and-dqd-in-1-4-demux-des-mode-when-they-adjusted-the-sampling-clock-phase-with-the-registers-coarse-phase-adjust-and-intermediate-phase-adjust

部件号：ADC08D1520

您好，

我的客户有关于ADC08D1520的问题。

[背景]

他们评估了ADC08D1520的输出波形，同时使用其板中的寄存器(Addr=FH)更改采样时钟相位。

输入信号为顺时针。

配置为1:4 DEMUX DES模式。

他们通过路线相位调整和中间相位调整将相位从0ps更改为142ps。

在该测试中，它交换了DI和DID，DQ和DQd。

[Q1]

是否有可能通过更改相位调整来交换DI和DID，DQ和DQd？

[Q2]

DCLK相位是否通过更改相位调整来改变？

此致，

Hiroshi Katsunaga

  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Katsunaga-san

    启用和增加采样相位调整设置会延迟采样即时和所有输出数据以及与输入时钟相关的时钟计时。

    它不会影响DCLK和DI，DID，DQ，DQd之间的相对定时。 它不会导致DI，DID，DQ，DQd输出的任何交换。

    此致，

    Jim B

  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Jim：

    感谢您的快速响应和清晰的评论。

    我将与客户分享信息。

    感谢您的合作。

    此致，

    Hiroshi Katsunaga