This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS41B29EVM:ADS41B29EVM

Guru**** 656470 points
Other Parts Discussed in Thread: ADS41B29, ADS41B29EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1098376/ads41b29evm-ads41b29evm

部件号:ADS41B29EVM
主题中讨论的其他部件:ADS41B29

您好,

我们尝试使用ADS41B29将接收的IF信号转换为数字数据。 我们使用 FMC-ADC适配器将ADS41B29EVM连接到Xilinx FPGA板。   

ADS41B29配置为具有250MHz输入时钟的CMOS接口2补码输出。 输入信号(IF)频率 从20MHz到50MHz不等,振幅也不同。 FPGA逻辑还使用250MHz连续采样12位数据。

我们发现数据不稳定,而且会不时发出噪音。 例如,在高振幅数据之后,第10 位应该是低级别,但 该位保持在高水平。 此问题也会发生在其他位中。 我们已使用示波器进行检查。  

请提供一些建议/建议以解决问题?  

非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,KS:

    在250MSPS时,由于PCB线路上的输出和杂散电容,CMOS接口将具有有限的上升和下降时间。 这将限制FPGA的设置和保留时间预算。

    请查看您是否可以使用ADC所用的相同时钟来捕获CMOS数据。 ADS输出CMOS时钟可能具有有限的转换速率,并导致设置/保持时间预算限制。

    您还能使用LVDS接口吗? 这将是250MSPS捕获的最佳方法。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Kang Hsia:

    我是KS的同事,感谢您的回复。 我们以前曾尝试过使用LVDS接口。 但是,我们正在使用的FPGA仅支持LVDS25 I/O标准,这导致捕获的数据噪声比CMOS接口大得多。

    除了LVDS问题,我想就输出缓冲器提出一些建议。 由于SN74AVC1.6244万DGGR输出缓冲器不包括在ADS41B29EVM板上,此缓冲器如何影响CMOS输出?

    非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Yuk Sing,

    关于输出缓冲器,建议安装,因为PCB迹线更长,并且还具有高速FMC连接器。 这些连接引入了额外的杂散电容,这是降低设置/保持时间的定时预算的主要原因。 我们必须使用缓冲区才能使用TSW1400 EVM捕获数据。