[参考译文] ADC12DJ3200：使用Xilinx FPGA进行JMODE 11数据采集和模式测试

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1100132/adc12dj3200-jmode-11-data-capture-pattern-test-using-xilinx-fpga

您好，

我们有一个自定义主板，带有 来自 Xilinx的ADC12DJ3200和Kintex UltraScale FPGA。 我们正在使用JMODE 11。

用于数据采集的FPGA代码是基于TI提供的KCU105固件创建的，传输层代码和JESD IP配置已针对JMODE 11进行了修改。

我们测试了长距离传输测试模式，我希望得到以下模式：  

车道  框架0  框架1  框架2  框架3
da00003         0002.       8000     8000
DA10002         0005.       8000     8000
DA20004         0002.       8001.     8000
DA30004         0004.       8000     8001.

DB00003         0002.       8000     8000
DB10002         0005.       8000     8000
DB20004         0002.       8001.     8000
DB30004         0004.       8000     8001.

根据Xilinx IP产品指南，它应该是这样的：

000400040002000400050002000200020000300040004000200040005000200020003
80.018万00800080080008000800080018000800080018000800080008000800080008000</s>0.8万 80.08万8.0008万0.08万18.0008万0.08万18.0008万0.08万8.0008万0.08万0.8万

但当我们进行测试时，这就是测试的结果：

4.0004万000200040005000200020000300040004000200004000500020002000300</s>0.02万 4.0005万0.02万2万30.004万0.4万20.0004万0.05万2.0002万0.03万
018000800080080000080008000800080018000800080018000800080008000800080

在我们得到的输出中，LSB端的最后8位似乎是DB3的一部分，预计将出现在MSB端。

当我们使用此设计(而不是图案测试)采集数据时，光谱不合适。

感谢您的任何帮助。

谢谢！