请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:ADS127L11 大家好、
我对 TD (RSSC)的 RESET / SCLK 时序有疑问。

如 D/S 中的图6-3所示、我们是否需要在 TD (RSSC)时序时保持 SCLK "低电平"?
或者 TD (RSSC)只是通信尚未开始的时间、因此我们可以输入 SCLK 而不会出现任何问题?
此致、
YUto
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我对 TD (RSSC)的 RESET / SCLK 时序有疑问。

如 D/S 中的图6-3所示、我们是否需要在 TD (RSSC)时序时保持 SCLK "低电平"?
或者 TD (RSSC)只是通信尚未开始的时间、因此我们可以输入 SCLK 而不会出现任何问题?
此致、
YUto
Yuco-San、您好!
TD (RSSC)是当/CS 为低电平时/RESET 的上升沿与第一个 SCLK 上升沿之间的延迟时间。 如果/CS 在复位后保持高电平、则在此延迟期间您可以有 SCLK 活动。
图6-3所示的时序假设/CS 保持低电平、例如在3线 SPI 模式下。 如果您使用4线 SPI、只要/CS 为高电平、任何 SCLK 活动都将被忽略。 在4线制 SPI 模式下、我建议在 TD (RSSC)时间段内复位后保持/CS 高电平、然后使/CS 低电平来启动 SPI 帧。
此致、
Keith Nicholas
精密 ADC 应用