• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 1066 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC557-EP：载波扫描 NCO 模式下 DAC 输出上的杂散

admin
Guru**** 2386610 points
Other Parts Discussed in Thread: DAC5687-EP, DAC5688
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1105454/dac5687-ep-spurs-on-dac-output-in-carrier-sweep-nco-mode

器件型号：DAC5687-EP
主题中讨论的其他器件： DAC5688

尊敬的 TI：

我们目前正在其中一种软件定义无线电设计中使用 DAC5687-EP、并且我们在使用 DAC5687-EP 时遇到了一些问题。

在 DAC 的输出端、我们似乎有频率等于 Fs/4的杂散。 我们在 NCO 模式下使用 DAC、并 使用 DAC 数据输入端的常数将正弦频率从36.08MHz 设置为56.08MHz。

DAC 输入时钟在双时钟模式下设置为192.86MHz (CLK1由 FPGA 生成、CLK2 由时钟源生成)。  我们扫描156.78MHz (192.86 - 36.08MHz)至 136.78MHz (192.86 - 56.08MHz)的 DAC 输出频率。

DAC 寄存器设置为：

版本：0x03
CONFIG_0：0x02
CONFIG_1：0x32
CONFIG_2：0xc0
CONFIG_3：0x80
SYNC_CNTL：0xe0
SER_DATA_0：0x00
SER_DATA_1：0x00
NCO_FREQ_0：0x55
NCO_FREQ_1：0x55
NCO_FREQ_2：0x35
NCO_FREQ_3：0x3a
NCO_PHASE_0：0x00
NCO_PHASE_1：0x00
DACA_OFFSET_0：0x00
DACB_OFFSET_0：0x00
DACA_OFFSET_1：0x00
DACB_OFFSET_1：0x00
QMCA_GAIN_0：0x00
QMCB_GAIN_0：0x00
QMC_PHASE_0：0x00
QMC_PHASE_GAIN_1：0x00
DACA_GAIN_0：0x00
DACB_GAIN_0：0x00
DACA_DACB_GAIN_1：0xFF
DAC_TEST：0x00

在147.081MHz (跨度50MHz)时：看不到杂散

在146.032MHz (跨度50MHz)时：可在131.863Mhz 上看到毛刺

在139.788MHz (跨度50MHz)时：可以看到杂散及其镜像(频率：133.544MHz 和146.082MHz)

当我们继续扫描时：我们看到杂散更接近 DAC 的输出频率、然后当频率交叉时、杂散会沿另一个方向流动

杂散水平对于我们的应用来说太高(>60dBc)、我们无法解释 DAC 的这种行为、因为它超出了数据表中说明的特性。

您能解释一下这种杂散、还是我们使用的 DAC 配置不好？

此致、

K é vin

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Kevin、很抱歉耽误你的时间。 我们的一位专家将很快开始为您研究这一问题。

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嘿 、K é vin、  

    根据您的寄存器映射(特别是 CONFIG_0)、您不使用任何内插或 PLL、这意味着 DAC 时钟以输入速率运行。  

    您是否使用相同的时钟频率为两个时钟输入计时？ (192.86MHz)。  
    如果采样率为192.86MSPS、则会出现该情况、您 所指的频率 位于第二奈奎斯特区域。 (fs - NCO 是 NCO 音调第二奈奎斯特区域中的混叠图像)。  但是、对于第二奈奎斯特、您具有相当高的输出功率。 通常、采样保持 DAC 在其第一个奈奎斯特区域(高达 Fs/2)中使用、因为第二个奈奎斯特 区域的输出功率通常要低得多。  

    我有几个问题。  

    1. CLK1和 CLK2是否从两个不同的源接收相同的频率(192.86MHz)？ (FPGA、CLK 源)。  
    2.您是否考虑过使用内插来使采样时钟加倍、以便您可以在第一个奈奎斯特 区域中运行？  

    谢谢！

    Matt  

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Matt、您好！

    感谢您的回答、请回答您的问题：

    我们确认我们在直接模式(无内插)下使用 DAC。  

    1.是的，两个时钟都以192.86MHz 运行(来自同一个振荡器和同步)；

    2. 不幸的是，我们只能运行高达240Mhz 的采样时钟，这是我们的数据太低[130.74；145.74]MHz；

    您是否意味着禁止将第二奈奎斯特区域用于此 DAC？

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嘿、K é vin、  

    通常、对于采样保持 DAC、您希望在第一个奈奎斯特区域中运行、因为第二个奈奎斯特区域中的图像的输出功率会更低、因此您的 SNR 会受到影响、其他规格也会受到影响。 这是一份很好的应用报告、您可以阅读该报告 、其中解释了采样保持 DAC 的输出特性。

    https://www.ti.com/lit/an/slaa523a/slaa523a.pdf?ts=1654612171448&ref_url=https%253A%252F%252Fwww.google.com%252F

    您使用的 DAC 具有内置的 PLL/VCO、可将采样率加倍至385.72MHz 在内部、您仍只需提供192.86Mhz 采样率、DAC 将使用 sinc 插值自动插入样本。 我能够获得与您在内部使用的 DAC8588EVM 类似的设置。 我将向您提供配置文件、看看它是否有用。 请注意。  
    您应该为 CLK1和 CLK1C 提供一个低相位噪声时钟。 根据您的设置、只需要单个时钟。 CLK2和 CLK2C 可保持悬空。  

    2.为了使 PLL 锁定 DAC5688、I 使用 N (ref)分频器2和 M (FB)分频器4将 PFD 频率设置为96.43MHz。 这使得 VCO 随后以385.72MHz 运行、这是 DAC 使用的最终时钟。  

    在这里、您需要将 DAC 配置为在2倍插值模式下运行。 DAC 将使用 SinX/X (Sinc)插值在提供的每个样本之间插入样本。 然后、您的 DAC 将以完全385.72MHz 的频率运行。 尝试根据新的采样率设置 NCO。

    希望这对您有所帮助！

    Matt

    最后一点、该配置文件适用于 DAC5688而不是 DAC5687-EP。 这些器件之间存在一些差异、因此您可能需要进一步调整。  

     e2e.ti.com/.../PLL_5F00_192p86to385p72.txt