This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS7952:SPI 总线的 SDO 输出引脚特性

Guru**** 2386620 points
Other Parts Discussed in Thread: ADS7952
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1106161/ads7952-sdo-output-pin-characteristics-of-the-spi-bus

器件型号:ADS7952

您好!

我们使用基于 SPI 通信的 ADS7952 (38引脚 TSSOP 封装)来设置原理图。

此设计中的 SPI 总线与其他从器件共享、其中每个从器件都可以与通信

微控制器。 这意味着在我们的设计中、所有 SPI 从器件都应与其连接

所有 SCLK 信号的情况也是如此。

然而、微控制器的 sel 输出(片选输出)被连接至一个3线至8线多路信号分离器。

基本上,问题是关于 SDO 引脚的:

1)具有 ADS795x 的 SDO 引脚在芯片选择时的默认(固定)定义逻辑电平("0"或"1")

引脚="1"(芯片的 SPI 总线被禁用)?

 在共享 SPI 总线中、这意味着 SPI 从器件的每个 SDO 引脚都应连接到某种形式的

 输入(或保护)、例如输入多路复用器或 三态缓冲器。

2)一般情况下:TI (所有) SPI 从器件的每个 SDO 引脚应使用某种形式的输入进行连接

(或保护)这种方式?

Thx 提前、

Armand

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Armand、

    在帧中的第16个 SCLK 之后、SDO 进入高阻抗状态(三态)。 因此、您应该能够将其他 SDO 连接到 ADS795x、而无需任何其他保护。 通过查看数据表中下方时序图中的 td3、您可以观察到 SDO 进入高阻抗状态所需的时间。

      

    此致、

    Aaron Estrada