[参考译文] ADS1244：数据表查询

您好！

如 ADS1244数据表中的图18所示、每个 ADS1244具有相同的 SCLK 和 CLK、但 DOUT 线路不同。 因此不会发生数据冲突、因为您应该为进入控制器的每个 ADC 提供单独的数字输入。 然后、您读取多个器件的数据时所用的数据与单个器件相同(请参阅数据表第11页的"数据检索"部分)。 多个器 件的唯一区别是、在开始数据检索过程之前、您需要确定每个 ADC DOUT/DRDY 线路何时降至低电平、以指示新数据已就绪。 如果要同步多个 ADC、 数据表在多通道系统部分(在时间 t14内)提供了确保同步的过程。

ADS1244数据表建议对所有 ADS1244使用相同的 SCLK 和 CLK 线路的原因是为了使数据尽可能同步。 如前所述、数据表在多通道系统部分(在时间 t14内)提供了确保同步的过程。 如果不需要同步、则可以为每个 ADC 使用单独的 SCLK 和 CLK 线路。

关于原理图：这里没有太多要检查的地方、但有什么看起来不错。 一个例外情况：VREF 输入限制为 AVDD。 AVDD = 3.3V、VREF = 5V、这违反了数据表要求。 此外、ADS1244数据表第3页的脚注6指出、当 VREF > AVDD/2时、无法达到数字输出满量程代码。 请记住这一点。

最后、我要指出的是、我们发布了较新的几代 ADS124x 器件、例如 ADS124S08。 如果您需要使用多路复用 ADC 读取多个输入、ADS124S08是 ADS1244的下一代产品。 请在以后的设计中考虑这种新的 ADC。 或者、如果您对 ADS124S08有更多问题、请告诉我。

布莱恩