• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 1 订户
  • 视图 650 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC3660：在客户条件下推出价格

admin
Guru**** 2390735 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1118337/adc3660-out-put-rate-at-the-customer-conditions

器件型号：ADC3660

大家好、

我有两个问题、如下所示。

[第1季度]
客户希望使用以下规格。
抽取率：32.
-输出模式：实数
-输出分辨率：20位
-输出接口：2线制

数据表中表8-3所示的这种情况下的输出速率是否为2.03125MSPS？

[第2季度]
表8-3中的输出速率是否根据输出分辨率和接口而变化？
如果是、请告诉我14、16、18和20位的所有输出速率。

此致、

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Atsushi、

    是的、2.03125MSPS 输出数据速率正确。 无论分辨率和接口模式如何、输出数据速率都将保持不变。 这是因为输出数据速率仅取决于采样率和抽取模式。 在任何这些抽取模式下、以20位分辨率执行计算以避免降低采样数据的质量、然后结果被截断回所选的分辨率(14、16、18、20)。 我想知道您是否想询问串行化速率。 串行化速率将根据所选的 ADC 分辨率而变化。 有关这方面的更多信息、请参阅数据表输出格式器部分的表8-7。

    此致、Chase

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Atsushi、  

    为了澄清这一点、数据表指出"实际数据输出速率取决于输出分辨率和使用的通道数"。 "实际数据输出速率"这一术语与大通上文提到的"序列化速率"相同。  

    此致、Amy

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢你的答复。

    我想知道下面提到的实际数据输出速率。

    8.3.5数字接口
    '实际数据输出速率取决于输出分辨率和使用的通道数。'

    20位分辨率和2线制的实际输出数据速率是多少？
    在表8-3中、使用什么公式计算2.03125MSPS？

    此致、

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    抱歉我的错误操作。

    此案例未关闭。

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Atsushi、

    正如 Amy 提到的、"实际输出数据速率"指的是串行化速率。 "实际输出数据速率"如下：
    20位、2线模式、串行化因子为10x。 这意味着数据时钟将为 FS*5。 在每个数据时钟转换时、在2线模式下有2个数据样本(每个通道)。 我修改了图8-35、以展示这将如何寻找10倍串行化模式。 每个 DCLK 周期将有8位、这意味着"实际输出数据速率"为 DCLK * 8位。 如果采样时钟为65MSPS、则 DCLK 将为650MSPS、这意味着实际输出数据速率为5.2Gbps ->每个 ADC 2.6Gbps ->每通道1.3Gbps

    0.03125MSPS 的计算方法为 FS/抽取率。

    此致、Chase