This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS131E08:通过 SPI 读取 ID 时出错

Guru**** 2392965 points
Other Parts Discussed in Thread: ADS131E08, ADS131E08EVM-PDK

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1114346/ads131e08-error-reading-id-through-spi

器件型号:ADS131E08

根据数据表的指令、我首先发送 SDATAC 指令、然后延迟2μs μ s (频率为2MHz)、然后发送0x20 0x01 (ID 寄存器地址为00h)、从而产生以下波形。

在我发送数据后、ADS131E08似乎没有任何响应、我想问问题是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zhen:

    感谢您的发帖。

    在下图中、MOSI 在 SCLK 后沿发生变化、SCLK 前沿用于捕获数据。 相反、您需要使用 SCLK 后沿进行数据采集、因为这是 ADC 接口所期望的。 请将微控制器中的 SCLK 设置更改为 SPI 模式1 (CPOL = 0、CPHA = 1)。

    此致、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢你的答复。

    在我更改相位后、我仍然无法获取 ID 编号。

    您知道还有什么可能是问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zhen:

    还有另外两个重要的时序规格需要验证。 首先、请检查 tcsh 时序。 这是 CSn 在连续帧(=2*tCLK)之间保持高电平所需的时间。

    第二、请检查 tSDECODE 时间以了解多字节命令(即 RREG)。 这是第一个字节结束和第二个字节结束之间所需的时间。 您的 SCLK 频率是多少?  

    此致、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在 My Settings 中、CLK=2.048MHz、SCLK=2MHz、tcsh 最小2tCLK。

    测得的 tcsh 为58.45296ms、应满足要求。

    此外、tSDECODE 为5.54us、满足4tCLK 的最低要求。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    此外、我发现在传输过程中、中间一个周期(A1-A2)的频率突然变小、从2MHz 降至1.92mhz。 这会有什么影响吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zhen:

    感谢您验证计时规格。 我同意 tSDECODE 规范看起来是正确的。 不过、tcsh 是从 CSn 上升沿到下一个 CSn 下降沿的时间。 在您的原始帖子中、它似乎约为3.5 us (足够长)。

    发送两字节命令(0x20 0x01)后、必须再发送两个空字节(0x00 0x00)才能读出寄存器数据。 原始帖子显示了正确的字节序列、但最后一个帖子仅发送 RREG 命令。

    您是否看到在启动后切换 DRDYn? 这将有助于确认器件已正确加电。 如果没有、您能否尝试在电源完全斜升后在器件引脚上发出 RESETn 脉冲?

    在最后一幅图像中测量的 SCLK 周期可能只是逻辑分析仪捕获带宽的限制。 因此、您可能会注意到一些偶尔出现的误差、这些误差并不代表真正的 SCLK 周期和占空比。

    此致、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回复。  我尝试了您的第一个建议、但仍未返回正确的 ID。

    根据本段、我提供了+5V (AVDD)和1.8V (DVDD)。

    此外、在电源测试点、除了 TP10为0V 之外、其他测试点的电压是正确的。

    因此、我认为电源应该是正常的。 至于 DRDY、我在打开程序电源大约一分钟后将其下载到 DSP、并观察到它始终处于高级状态。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zhen:

    我没有意识到您使用的是我们的 ADS131E08EVM-PDK。 您使用的是 MMB0板还是将外部控制器连接到子板? 如果您使用自己的控制器、我建议断开 MMB0并将外部电源直接提供给测试点或跳线引脚。 请记住使用可用的测试点将外部电源接地连接到 EVM 接地。  

    如果 DVDD = 1.8V、则将1.8V 外部电源连接到 TP9、并将 JP11跳线配置到[1-2]位置。

    对于 AVDD = 5.0V、将5V 外部电源直接连接到 JP1[2](请勿安装跳线)。 此外、将 JP7跳线配置到[1-2]位置(AVSS = AGND)。

    以上电源是使用 SPI 接口所需的电源。 为了开始 ADC 转换、 必须有一个有效时钟(内部或外部)。 要选择2.048MHz 内部时钟、请卸载 JP10上的跳线、使 CLKSEL = 1。 要使用外部时钟源、请将跳线安装在 JP10上的[1-2]位置(CLKSEL = 0)。 您可以使用 OSC1作为外部时钟(JP6[1-2]和 JP5[2-3])、也可以直接为 JP5[2]提供外部时钟(配置 JP6[2-3]以禁用 OSC1)。 假设 START 引脚处于高电平且时钟处于活动状态、您将看到 DRDYn 在以默认数据速率启动后切换。

    此致、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    我想我可能已经发现了这个问题。

    首先、我想确认、如果您想使用 OSC1、根据电路图、它应该被连接至 JP5[1-2]。

    然后、我连接了 JP10[1-2]、JP5[1-2]、JP6[1-2]。 此外、我将 JP5[1]连接到逻辑分析仪、但未发现波形(通道5连接到 JP5[1])。

    因此、我想知道有源时钟是否有问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    此外、我还从 ADS131E08EVM 数据表中读取了这样一个通道。 当我使用1.8V DVDD 时、振荡器为 Sit8002AC-34-18E-2.048、但我在电路图中找不到该振荡器、请参阅 FX0-HC735-2.048。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zhen:

    您在原理图中绘制的引脚标签不正确。 跳线的引脚1由跳线原理图符号中的陷波表示。 请重新检查您的跳线设置。

    对于 1.8V DVDD 运行、OSC1可替换为 Sit8002AC-34-18E-2.048器件。 我没有意识到默认器件仅在3.3V 电压下工作。对于您的设置、是否需要外部时钟? 如果您可以使用内部时钟、则可以更轻松地进行评估。 对于内部时钟:

    1. 从 JP5移除跳线、  
    2. 安装 JP6[2-3]
    3. 从 JP10上拆下跳线

    此致、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    再次感谢您的回复。

    我还想使用内部时钟、但我看到数据表未安装、这意味着 EVM 不提供内部时钟?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    "未安装"是指 JP5上的跳线(与我之前回复中的步骤#1相同)。

    此致、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    很抱歉、我没有时间阅读您的回复、因为我几天前做了一些事情。

    我根据您给出的步骤配置了内部时钟、但没有得到任何响应。

    但是、当我为电路板提供3.3V 电压并设置 CLKSEL 引脚=0时、选择 OSC1、然后我可以获得内部时钟。

    有三种时钟模式(内部、1.8V、3.3V)。 我只能获得3.3V 内部时钟。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我知道内部时钟为什么不工作。

    根据 ADS131E08数据表、如果要使用内部振荡器、不仅需要将 CLKSEL_PIN 设置为1、还需要将 CLK_EN 位设置为1。

    但是、我发现默认情况下 CLK_EN 位为0、下图是我从 adS131E08EVM-PDK-SW 获得的结果。

    因此、该板目前只能使用3.3V 的 OSC1生成内部时钟(因为我无法修改 CONFIG1)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zhen:

    [~ userid="521369" url="μ C/support/data-switchers-group/data-switchers/f/data-switchers-forum/1114346/ads131e08-error-reading-id-through SPI/4140283#4140283"]

    根据 ADS131E08数据表、如果要使用内部振荡器、不仅需要将 CLKSEL_PIN 设置为1、还需要将 CLK_EN 位设置为1。

    [/报价]

    此陈述不正确。 只要 CLKSEL 引脚为高电平、内部振荡器就被激活。 默认情况下、该内部时钟信号与 CLK 引脚本身是分离的(CLK_EN = 0b)。 但是、如果您希望探测该信号或将其连接到另一个电路、则可以设置 CLK_EN = 1b、并且内部振荡器将被驱动到 CLK 引脚作为输出。

    选择内部振荡器且 START 引脚为高电平后、您将看到 DRDYn 引脚切换。 这是确认器件已正确启动的另一种方法。

    此致、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Ryan,

    我发现将 EVM 用作独立电路板的唯一方法是使用3.3V FX0-HC735。

    当我通过 ADS131E08评估软件将 EVM 与 MMB0相结合时、我可以配置 CONFIG1、以便 CLK_EN=1并成功获取内部时钟信号。

    但是、一旦我将 EVM 与 MMB0分离并再次对其进行测试、我发现 CONFIG1复位和 CLK_EN=0。