• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 1 订户
  • 视图 1120 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8900B：使用6 ADS8900进行数据采集：SPI 通信

admin
Guru**** 2529150 points
Other Parts Discussed in Thread: ADS8900B

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1114711/ads8900b-data-acquisition-using-6-ads8900-spi-communication

器件型号：ADS8900B

你(们)好  

  我正在尝试与 ADS8900定制板进行 SPI 通信、我的策略如下。  

具有采样时钟的上升沿。 CONVST 引脚被拉低。

2.主机控制器/FPGA 监控 RVS 引脚的上升沿。

3.在 RVS 引脚上的上升沿、主机控制器将 CS 线路拉低、并向 ADS8900 SCLK 引脚提供22个串行时钟。

(基本图47区域1数据传输)

我的问题是我应该通过 SDO 引脚(比如我可以发送0x67A89)实际发送什么来收集 ADS8900 SDI3引脚中的20位样本？ 数据表(第27页)中提供了一些数据、但我的陈述不清楚。

2.能否 使用单个 TPS7A4700 IC 为6 ADS8900B 供电？

此致

------

Pratik

  • 0
    TI__Guru**** 2529150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Pratik、您好！

    我的问题是我应该通过 SDO 引脚(比如我可以发送0x67A89)实际发送什么来收集 ADS8900 SDI3引脚中的20位样本？

    在数据转换读取帧或0x000000h 期间、将 SDI 引脚22保持为低电平

    我假设您正在讨论 FPGA SDO 输出(MOSI)或 ADS8900 SDI 引脚22。  在读取转换结果的情况下、帧期间保持 ADS8900B 的 SDI 引脚22 (MOSI)为低电平。  ADS8900将其解释为无操作(NOP)、并仅返回最新的转换结果。  除非您将 ADS8900B 配置为双 SDO 或四 SDO、否则输出将始终位于 SDO-0 (引脚20)上。

    2.能否 使用单个 TPS7A4700 IC 为6 ADS8900B 供电？

    是的、TPS7A4700的速率为1A (1000mA)。  6x ADS8900B 需要36mA 的最大电流。

    每个 ADS8900B 的最大电流为6mA；6x ADS8900B 的最大电流为36mA。  TPA7A4700的额定电流高达1A、可轻松为多个 ADS8900B 以及外部输入放大器和基准供电。

    此致、
    Keith Nicholas
    精密 ADC 应用

  • 0
    TI__Guru**** 2529150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好。。。

      我 尝试将0x0000放入主器件的 SDO 线路中。

    和提供(ANP - ANN = 2.5)到差分输入 并在 SDO-0 ：0x2F7904处获得以下数据

    我对数据表不清楚：如何对该十六进制值进行解码以获得2.5V 电压。  

    此致

    ------

    Pratik

  • 0
    TI__Guru**** 2529150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Pratik、您好！

    您读回的值接近-2.5V。

    如果您提供2.5V 的差分输入、并使用5V 的基准电压、则设置 ANP=3.75V 和 ANA=1.25V、这将提供 ANP-AN=3.75-1.25-2.5V 的差分电压、以及(ANP+Ann)/2=(3.75+1.25)/2=2.5V =Vref/2的共模电压。

    从数据中读取的前20b 是转换结果。  最后2位是奇偶校验位、不应在结果中使用。  返回的实际转换结果(假设我正确读取了波形)为0xBDE81h。  这表明您已对 ADC 应用了负差分输入。

    0xBDE81h 采用二进制补码、转换为-270719十进制。  然后、计算出的输入电压为：

    Vadc-in=Vref*Code/2^19=5V*-270719/524288=-2.582V。

    此致、
    Keith

  • 0
    TI__Guru**** 2529150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢你 Nugolas、

      我的逻辑分析仪 未正确读取数据、现在我能够理解。

    实际上、我提供的输入为+2.5V、但它的读数为-2.5V、 这是由于、我向差分运算放大器的 IN-和 IN+提供信号至 GND (如图所示)。 如果我反转连接，我将得到+2.5V 的电压？

    此致

    ------

    Pratik

  • 0
    TI__Guru**** 2529150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Pratik、您好！

    是的、您回答正确。  如您所示、差动运算放大器会使输入反相。  为原理图中的 B_SIG_I 输入提供-2.5V 电压、ADS8900B 的读数应为+2.5V。

    此致、
    Keith

  • 0
    TI__Guru**** 2529150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好。

     我想驱动6个 ADC ...并执行同步采样。 因此我的策略是将(所有 ADC 的 SDI、CONVST、CLK、CS 引脚组合在一起-就像 主器件的一个 CS 引脚中的 CS_1到 CS_6一样-主器件的一个 CLK 引脚中的 CLK_1到 CLK_6等等...)

    但是，对于 ADC，有6个不同的 SDO 引脚(SDO_1 SDO_2.... SDO_6)和6个不同的 RVS 引脚(RVS_0 RVS_1 . RV_6)

    向 ADC 提供 CONVST 信号后...主器件将等待6个 RVS 引脚单独变为高电平。然后发出 CS 低电平并进行 SCLK 和 SPI 通信、并从6个不同的 SDO 引脚收集 ADC 采样数据。  

    该策略是否适用于同时采样？

    此致

    ------

    Pratik   

  • 0
    TI__Guru**** 2529150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Pratik、您好！

    是的、这种方法将起作用。  监控6个不同 RVS 引脚的替代方法是 等待 ADS8900B 的最大转换时间为670nsec、这将保证所有 RVS 引脚变为高电平。

    此致、
    Keith

  • 0
    TI__Guru**** 2529150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢你。  Keith

  • 0
    TI__Guru**** 2529150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    不用客气！