主题中讨论的其他器件：AFE5803EVM、 TX7316EVM、 AFE5803、 TX7316
我一直使用高速数据转换器专业版和 TSW1400和 AFE5803EVM 来采集数据。 我一直在使用来自 TX7316EVM CLK_10M_OUT SMA 连接器的外部10MHz 时钟。 在 AFE5803EVM GUI 中、我将时钟设置为差分。 在 AFE5803EVM 上、我已移动两个 JP9跳线以使用 J15中的外部 ADCLK。 在我最近损坏了 AFE5803EVM 并不得不订购新的电路板之前、此配置对我来说已经可以正常工作了。 我现在已经用两个 TSW1400尝试了两种不同的 AFE5803EVM 替代板、并且我始终收到一个错误、显示为"Read DDR to file 中的帧时钟错误"。
我已确认10MHz 时钟正在进入 AFE5803EVM 板。 JP9中心接线柱的电压电平范围为 0.49至1.48V、 高于 AFE5803数据表中针对交流耦合 LVDS 时钟列出的典型0.7V 摆幅。 我还观察到 TSW1400 USER_LED4亮起、表示正在接收时钟。
作为调试过程的一部分、我切换到40MHz 板载时钟、将 JP9跳线改回原始设置、将 AFE5803EVM GUI 设置为单端时钟输入、并将 HSDC Pro 时钟设置更改为40M。 完成所有这些后、我能够 在没有帧时钟错误的情况下捕获数据。 此时、我在系统处于通电状态时将所有内容切换回外部10MHz 时钟、并且能够捕获数据。 但是、数据看起来不真实、因为它从最小刻度到最大刻度变化很大。
AFE5803EVM 的唯一其他更改是 JP15已针对 J14的外部 VCNTL 输入进行移动、并且 R102已被移除、从而允许具有中等输出电阻的 DAC 直接驱动 J14。 在我首次为电路板通电之前、R102未移除、因此最初的49.9欧姆电阻使 DAC 过载、但在安装或未安装 R102的情况下、我会得到相同的结果。
在当前测试用例中、TX7316不会触发、因此 AFE5803EVM 的输入是悬空的。 我已将 AFE5803EVM GUI 配置为24dB LNA 增益、我将启用具有3600欧姆的额外有源负载、以近似匹配我的500欧姆源阻抗。 但是、由于我不会触发 TX7316 (修改了 CPLD 固件)、因此目前没有与源设备的连接。
总之、使用40MHz 内部时钟时、数据捕获工作、对于具有有源终端的浮动输入、数据看起来合理。 使用10MHz 外部时钟时、我会得到"Read DDR to file 中的帧时钟错误"。 我可以欺骗系统不给出这个错误、但是数据是错误的。
