This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS7067:

Guru**** 664280 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1125568/ads7067

器件型号:ADS7067

您好!

我想获取一些有关该 ADC 采样时间时序精度的信息。 我们将此器件用于采样率为100kHz 的应用、但我们对采样时间实例的要求更严格。  我们在系统中有一个100kHz 参考时钟、我们可以通过该时钟生成具有良好精度的"CS"信号。 但我们不知道 ADC 从 CS 产生内部采样信号(打开采样开关)的精确程度。 例如,在接收 CS 后,采样是否可能会以>100ns 的延迟进行,或者延迟是否比这低得多?

如果您能提供一些相关信息、我将不胜感激。

谢谢、

Behnam

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Behnam、

    感谢您的发帖。

    我必须就这个问题咨询设计团队、并向您提供更好的评估结果。 请允许我在几天内收到回复、谢谢!

    此致、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、听起来不错。 我可以等待几天。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Behnam、

    CSn 的上升沿直接用于控制采样开关。 我们不会在内部根据 CSn 推导任何额外的时钟。 引脚上的 CSn 上升沿和实际开关打开之间的延迟将是 CMOS 输入缓冲器延迟。 这将小于5ns。

    此致、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢、这非常有帮助。