[参考译文] ADC3683EVM：SPI：ADC 无响应

尊敬的 Lukas：

我将对此进行检查、并将很快返回给您。

此致、Amy

尊敬的 Lukas：

根据提供的说明、似乎三态缓冲器仍在主动将其输出驱动至 SDOI_I 引脚设置的任何位置、因此 ADC 无法回声。 只有当缓冲器仍然打开时、才会发生这种情况。 进行回读时、SDIO_OE 引脚必须为高电平、以便禁用缓冲器、以便 ADC 能够驱动该引脚。 总之 、当从 FPGA 写入 SDIO 引脚时、SDIO_OE 引脚为高电平。  从  ADC 读取到 FPGA 时、SDIO_OE 引脚为低电平。 对于回读、 SDIO_OE 需要在事务中从低电平切换到高电平。

此致、Amy

尊敬的 Amy：

非常感谢您研究我们的问题。

我们的第一个猜测也是三态缓冲器无法正确切换、我们甚至按照三态缓冲器数据表中的建议将上拉电阻器焊接到 SDIO_OE。 我在试验电路板上重新构造三态缓冲器和电平转换器、并将3V3信号馈送到电平转换器的3V3侧。 在1V8侧、我将信号环回到三态缓冲器的输出连接到3V3侧的位置、一切都按预期工作。 只有3V3侧的高电平仅为1V8、这可以通过安装一个上拉电阻器来解决。

我们对评估板进行了一些进一步的实验、并将 SPI 信号馈入 RJ45连接器、发现必须将示波器探头或具有开放式端的1 m SMB 电缆连接到 SEN 才能使通信可靠运行。 但是、此修复仅适用于评估板、不适用于我们的定制开发板。  

尊敬的 Lukas：

在修改电路板之前、您是否测试了 SPI 接口与 FDTI 芯片和 USB (J17)、以确认是否正常工作？  

此致、Amy

尊敬的 Amy：

遗憾的是、我们没有在原始配置中使用逻辑分析仪或示波器进行全面探测、但我们订购了第二个评估板以进行进一步调试

此致、

Lukas

尊敬的 Lukas：

我对您尝试过的实验以及您看到的结果感到有点困惑。 由于使用内部21kΩ Ω 电阻器、SEN 线路的标称值较高。 在线路上连接一个示波器探头是有道理的、它有可能将其拉低(启用 SPI 事务)、然而大多数探头被1MΩ Ω 端接、这不足以克服21kΩ Ω 内部上拉。

对于开放式端电缆、这一点毫无意义。 将 SEN 线路悬空将导致没有 SPI 事务通过器件。 是否有可能在试验电路板试验中将这条线拉低？ 这是我唯一可以预见 SPI 开始工作的方法。

FPGA 的 IO 电平是多少？ 3.3V？ 1.8V？  我想知道 FPGA IO 电平是否不是3.3V、这意味着三态缓冲器上的 VREF_B 不正确、这可能是问题所在。 是否可以将通信线路恢复为 FTDI 以便立即测试？ 如果是、我建议这样做。

此致、Chase

尊敬的 Chase：

SEN 与所有其他信号线一样通过 RJ45连接器连接到 FPGA、此外、SEN 上并联了一根1m SMB 电缆。 示波器探针是一个常规的1：10标头、也是一个焊接在 SEN 和 GND 之间 SMB 连接器底部的560pF 电容器、使与评估板的 SPI 通信成为可能。

我们的 FPGA 模块具有可配置的信号电压、设置为3V3 (通过示波器测量和逻辑分析仪进行验证)。
当使用逻辑分析仪查看 SEN (3V3)、SDIO (3V3)、SDIO (1V8)、SCLK (3V3)和 SDIO_OE (3V3)时、在向 ADC 写入数据时、无论是否使用560pF 电容器/SMB 电缆/示波器探头、都看不到明显的差异。 如果向地址写入正确的数据值、则从 ADC 读取数据时、只有在存在奇怪的工作区时才会出现响应。

下周当我回到办公室时、新的评估板肯定会同时交付、因此我将尝试查看这些信号并搜索任何差异。  

更令我们惊讶的是、我们无法在自己的 ADC 开发板上使用任何 SPI 通信、即使在 SEN 到 GND 之间使用560pF 也是如此。 这是原理图的 SPI 部分。  

尊敬的 Lukas：

有趣。 感谢您提供的额外详细信息、您提供的图像确实有助于我们更深入地了解您的设置。 不过，我还有几个问题/要求，将进一步加深我们的理解。

如果可能、您能否提供与上述 EVM 相似的定制板方框图(仅 ADC/SPI 相关部分)？ 您能向我们提供"返修桥接器"的描述吗？ 这是 EVM 随附的转插卡吗？ 这是定制板吗？如果是、如何通过 SPI？ 我问所有这些问题、以便我们对您的系统有一个坚实的了解、以便在内部讨论这里可能发生的情况、因为这些是我个人没有遇到的奇怪症状。

下周在实验练习中、您还可以尝试使用一个0Ω Ω 电阻器交换560pF 电容器、使器件在 SCLK 上进入恒定的读/写状态、以验证 SPI 事务是否开始按预期工作。

此致、Chase

你好 Chase、

我将与我的同事讨论我们可以披露多少定制板、 但是、我在上一条消息中的第二条原理图已经是我们定制板的整个 SPI 电路、该电路还通过绿色适配器板等常规以太网电缆连接到 FPGA 模块。

桥接板是 EVM 随附的转插卡。

非常感谢您关注我们的问题！

我还将尝试 SEN 上的0r、并尝试在过程中使用逻辑分析仪记录所有内容。

此致、

Lukas

你好 Chase、

随附了我们自己的定制设置的方框图。 我们使用具有 FlexRIO FPGA 卡的 PXI-System 进行 SPI 和 LVDS 通信。 输出电压电平设置为3V3 (通过示波器验证)。

为了进行调试、我在 Nucleo 板上对 STM 微控制器进行了编程、以将数据0xAA 位到地址0x07和0x08中进行写入和读取操作。

上周发布的新评估板展示了与 FTDI 芯片的成功通信。

然后、我重新组装了用于外部通信的0r 电阻器、并连接了来自 Nucleo 板的 SPI 信号。 现在、我也获得了成功的写入和读取。  第一个评估板 需要在 SEN 和 GND 之间使用560pF 的电容、目前我们的软件开发人员正在使用、因此我现在无法在那里进行任何探测。

遗憾的是、我们自己的开发板(请参阅上面的方框图和原理图)从评估板复制三态缓冲器和电平转换器、但仍然无法正常工作。

您可能对第二个评估板的工作原理有什么了解、但第一个评估板和我们自己使用相同 SPI 原理图的评估板却没有了解吗？ 我特意在 μ µC 上使用一个非常低的速度进行位拆裂以排除信号完整性问题。

提前感谢您、致以诚挚的问候、

Lukas

尊敬的 Lukas：

感谢您的详细更新。 因此、第二个 EVM 可以正常工作(通过 USB 和 FMC/外部 SPI R/W)、这很好、但您尝试过的第一个 EVM 和您的定制板 无法正常工作、SPI R/W 仍然损坏。 所有三种解决方案都具有完全相同的电平转换器(相同器件、不同封装)和缓冲器设置...

是定制板上一篇帖子中的最后一幅图像吗？ 如果是、则回读显示的是数据字段的0xFF 而不是0x00。 定制板在电平转换器每侧的 SDIO 线路上有一个75kΩ Ω 的上拉电阻器。 如果 SPI 主器件的输入阻抗不比75kΩ Ω 低得多、这将使器件回读0xFF。 您能否移除这些上拉电阻器？

此致、Chase

你好 Chase、

是的、第二个 EVM 可与外部 EVM 配合使用、第一个 EVM 也可在将560pF 电容器从 SEN 焊接到 GND 时工作。

我用一个试验电路板替换了 SEE 板、在试验电路板上只插入三态缓冲器和电平转换器(无上拉或下拉电阻器)、并将我们的 DUT 载体 PCB 连接到它(AVDD 和 IOVDD 上也是1V8、AVDD 上的 REFBUF、连接10k 至 AVDD、IOGND) 通信仍然与我之前发布的最后一张图片中的类似、从寄存器读取0xFF。

此致、
Lukas

你好 Chase、

我快速将试验电路板焊接在一起、仅将 ADC、旁路电容器、电源电压、SPI 和 REFBUF 所需的一切用10k 至1V8的功率进行焊接。
现在、当从两个寄存器读取时、SDIO_O 保持低电平。  

此致、

Lukas

尊敬的 Rob：

谢谢！ 将三态缓冲器和电平转换器焊接到粘在接地层上的一块试验电路板上后、我成功地写入"死区" ADC 并从中读取。 遗憾的是、我们的实际测试板仍然无法按预期工作。 我目前正在尝试尽可能改善接地。

此致、

Lukas