[参考译文] ADS42JB46EVM：设置 M (转换器数量)

你好 Chase、  

感谢您的快速响应。 我仍在接收器侧接收到链路配置参数不匹配错误。  现在、ADC 正在传输 LMFS = 2221。 我已经尝试将接收器设置为1221和1121、但接收器正在寻找 L=1、因为我的接收器设计为仅接收 DA0通道。 您建议如何解决此问题？

谢谢。

您好 Sharon、

收发器在这个'LMFS=1121'模式下不应该有任何问题。 您是否在 Xilinx FPGA 中使用 TI JESD 快速设计 IP？

当设置为 LMFS=2221并且 ADC 上的两个通道都在运行时、xCVR IP 是否正常工作？

谢谢、Chase

你好 Chase、

我没有使用 Xilinx FPGA 、因此我没有使用 TI JESD 快速设计 IP。 我的设置包括连接到非 Xilinx FPGA EVB 的 ADC EVM 时钟、SYNC 和 DA0通道。 我的理想模式是 LMFS=1121。  

如果我理解您的建议--您建议我将 ADC 置于 LMFS=2221模式并关闭通道 B 电源。然后，我应该将 FPGA 配置为 LMFS=2221模式，并忽略来自第二个通道的数据(因为没有传输任何数据)。  

我已在通道 B 断电的情况下将 ADC 设置为 LMFS=2221模式。 然后、我将 FPGA 设置为 LMFS=1221模式和 LMFS=2221模式、将通道0和1输入连接在一起、通道0输出不会移动到任何位置。 这两个命令仍会显示配置链接参数不匹配错误。

是否有办法在 LMFS=1121模式下设置 ADC？

谢谢、Sharon

您好 Sharon、

除了将 ChB 断电外、无法将 ADC 设置为 LMFS=1121。 我建议将 FPGA 配置为在 LMFS 1121模式下工作、而不是在 LMFS=1221模式下工作。 我想知道 FPGA 是否希望在通道2上传输数据、而通道 B 断电时不存在该数据、这是配置链路参数不匹配错误。 您使用的是哪款 FPGA？

此致、Chase  

你好 Chase、

您可以在我的原始帖子中看到我的原始设置。 在该配置下[通道 B 断电、20x 模式下每个 ADC 一个通道]、然后我读取正在传输的 ILA 数据、ADC 正在传输 LMFS=2221。 ADC 似乎仍然采用2个转换器(M)并将其与 FPGA 进行通信。 我希望 ADC 发送 LMFS=1121。 在我的设置中还需要更改哪些内容？

谢谢、Sharon

您好 Sharon、

我正在与我们的团队就此进行核实。 我更熟悉 DAC 端 JESD、但我的理解是收发器决定 LMFS 设置、只要所选设置与 ADC JESD 设置兼容、就不会出现问题。 请等待答复。  

此致、Chase

谢谢你 Chase。  

我让它在奇怪的情况下工作。 最初、我对设计进行了黑客攻击、 因此一个数据通道被馈送到 FPGA 上的两个通道、这仅在通道0上导致链路参数不匹配错误、而在 Lane1上则不会导致链路参数不匹配错误。 然后、我将 DB0从 ADC 连接到 FPGA、并正确实施了双通道 FPGA 设计(通道 A0至 FPGA 通道0、通道 B0至 FPGA 通道1)。 在该配置下、我在两条线路上都遇到了链路不匹配错误。 我将通道 B0连接到 FPGA 上的通道0、将 FPGA 上的通道 A0连接到通道1、这解决了我的问题。  

查看在第二个多帧中发送的链路参数、匹配正好不同、但通道 B 的校验和比通道 A 少一个。我不知道它们为什么不同、因为所有其他参数都完全相同。 除了要为校验和求和的第二个多帧之外、还有什么其他东西吗？ 此外、通道 B 比通道 A 慢8位(N'/2)、但我的 FPGA 会将所有参数保存到缓冲器中、直到所有通道都看到/R/字符、因此这不会影响任何内容。

我仔细检查了 ADC <> FPGA 之间的连接是否正确。

我仍然对 LMFS=1121方案最感兴趣、因为这是我的理想实现方案、但我也很好奇为什么添加另一个通道并交换通道会使其正常工作。

我看到通道 B 加电或断电仍会导致传输 M=1、因此"断电"寄存器不会影响 ADC 假设正在运行的转换器数量。

谢谢、

Sharon